半导体结构及其制造方法
【专利摘要】一种半导体结构及其制造方法，该半导体结构的制造方法包含下列步骤：提供晶圆结构，晶圆结构具有晶圆及覆盖晶圆的保护层。于晶圆相对保护层的表面上形成图案化的光阻层。蚀刻晶圆，使晶圆形成多个通道，且保护层由通道露出。蚀刻保护层，使保护层形成对准通道的多个开口，保护层中的多个焊垫分别露出于开口及通道，且每一开口的口径朝对应的通道的方向逐渐增大。蚀刻晶圆环绕通道的多个侧表面，使通道扩大而分别形成多个镂空区，每一镂空区的口径朝对应的开口的方向逐渐减小，且每一开口的口径小于对应的镂空区的口径。如此，不仅可避免导电层在晶圆的表面与晶圆的侧壁的邻接处发生断裂，还可避免导电层在保护层的侧壁与焊垫的邻接处发生断裂。
【专利说明】半导体结构及其制造方法
【技术领域】
[0001]本发明有关一种半导体结构及一种半导体结构的制造方法。
【背景技术】
[0002]现有的半导体结构可包含晶片(chip)、焊垫、介电层(例如二氧化硅)与布线层(Redistribut1n Layer ;RDL)。一般而言,在制作半导体结构时,会先于尚未切割成晶片的晶圆(wafer)上覆盖介电层，以保护晶圆上的电子元件。其中电子元件可以为感光元件。
[0003]接着，可于晶圆背对介电层的表面形成图案化的光阻层，使在介电层中的焊垫正上方的晶圆表面不被光阻覆盖。如此一来，便可利用蚀刻制程将焊垫正上方的晶圆与介电层一并去除，使晶圆与介电层形成垂直方向的通道。焊垫便可通过此通道露出。之后，布线层可形成于晶圆与介电层环绕通道的侧壁上及焊垫上，使布线层能与焊垫电性接触。
[0004]然而，由于晶圆背对介电层的表面大致垂直晶圆环绕通道的侧壁，且介电层环绕通道的侧壁也大致垂直焊垫，因此布线层在晶圆背对介电层的表面与晶圆环绕通道的侧壁的邻接处容易断裂，且布线层在介电层环绕通道的侧壁与焊垫的邻接处也容易断裂。
【发明内容】
[0005]本发明的一技术态样为一种半导体结构。
[0006]根据本发明一实施方式，一种半导体结构包含晶片、保护层、焊垫、绝缘层及导电层。晶片具有感光元件及镂空区。保护层位于晶片的表面上，且覆盖感光元件。保护层具有开口，对准且连通于镂空区。开口的口径小于镂空区的口径。开口的口径朝镂空区的方向逐渐增大，且镂空区的口径朝开口的方向逐渐减小，使保护层环绕开口的第一侧壁及晶片环绕镂空区的第二侧壁均为斜面。焊垫位于保护层中，且露出于开口。绝缘层位于第一侧壁上、第二侧壁上、及邻接第一侧壁与第二侧壁间的保护层的表面上。导电层位于绝缘层上，且覆盖焊垫，使导电层电性接触焊垫。
[0007]在本发明一实施方式中，上述第一侧壁与焊垫间的夹角及第二侧壁与保护层间的夹角均为锐角。
[0008]在本发明一实施方式中，上述半导体结构还包含阻隔层。阻隔层覆盖于导电层上。
[0009]在本发明一实施方式中，上述半导体结构还包含透光元件及支撑层。支撑层位于透光元件与保护层之间，使透光元件、支撑层及保护层间形成一空间。
[0010]在本发明一实施方式中，上述半导体结构还包含彩色滤光片。彩色滤光片设置于保护层背对晶片的表面上，且位于空间中。彩色滤光片对准于感光元件。
[0011]本发明的另一技术态样为一种半导体结构的制造方法。
[0012]根据本发明一实施方式，一种半导体结构的制造方法包含下列步骤:a、提供晶圆结构，其中晶圆结构具有晶圆及覆盖晶圆的保护层。b、于晶圆相对保护层的表面上形成图案化的光阻层。C、蚀刻晶圆，使晶圆形成多个通道，且保护层由通道露出。d、蚀刻保护层，使保护层形成对准通道的多个开口。保护层中的多个焊垫分别露出于开口及通道，且每一开口的口径朝对应的通道的方向逐渐增大。e、蚀刻晶圆环绕通道的多个侧表面，使通道扩大而分别形成多个镂空区。每一镂空区的口径朝对应的开口的方向逐渐减小，且每一开口的口径小于对应的镂空区的口径。
[0013]在本发明一实施方式中，上述步骤半导体结构的制造方法还包含:于保护层环绕开口的多个第一侧壁上、晶圆环绕镂空区的多个第二侧壁上、焊垫上、及邻接第一侧壁与第二侧壁间的保护层的表面上形成绝缘层。图案化绝缘层，使位于焊垫上的绝缘层被去除。
[0014]在本发明一实施方式中，上述半导体结构的制造方法还包含于绝缘层及焊垫上形成导电层，使导电层电性接触焊垫。
[0015]在本发明一实施方式中，上述半导体结构的制造方法还包含形成于导电层上阻隔层，且阻隔层覆盖导电层。
[0016]在本发明一实施方式中，上述晶圆结构具有透光元件及位于透光元件及保护层之间的支撑层。半导体结构的制造方法还包含切割阻隔层、晶圆、保护层、支撑层及透光元件。
[0017]在本发明上述实施方式中，在晶圆形成通道后，先蚀刻保护层，使保护层形成对准通道的开口。接着蚀刻晶圆环绕通道的侧表面，使晶圆的通道被扩大而形成镂空区。上述的两阶段蚀刻制程可让焊垫露出于保护层的开口及晶圆的镂空区。在蚀刻保护层时，保护层的开口的口径可朝对应的通道的方向逐渐增大。在蚀刻晶圆的侧表面时，晶圆的镂空区口径可朝对应的保护层开口的方向逐渐减小，且保护层的开口的口径小于对应的镂空区的口径。
[0018]如此一来，不仅可避免导电层在晶圆相对保护层的表面与晶圆环绕镂空区的侧壁的邻接处发生断裂，且还可避免导电层在保护层环绕开口的侧壁与焊垫的邻接处发生断
? ο
【专利附图】
【附图说明】
[0019]图1绘示根据本发明一实施方式的半导体结构的剖面图。
[0020]图2绘示图1的半导体结构的局部放大图。
[0021]图3绘示根据本发明一实施方式的半导体结构的制造方法的流程图。
[0022]图4绘示图3的光阻层形成于晶圆的表面时的剖面图。
[0023]图5绘示图4的晶圆蚀刻后的剖面图。
[0024]图6绘示图5的保护层蚀刻后的剖面图。
[0025]图7绘示图6的晶圆的侧表面蚀刻后的剖面图。
[0026]图8绘示图7的第一侧壁、第二侧壁及邻接第一侧壁与第二侧壁间的保护层的表面形成绝缘层后的剖面图。
[0027]图9绘示图8的绝缘层与焊垫形成导电层后的剖面图。
[0028]图10绘示图9的导电层被覆盖阻隔层后的剖面图。
[0029]图1lA绘示根据本发明一实施方式的半导体结构的立体图。
[0030]图1lB绘示图1lA沿线段IIB-1IB的剖面图。
[0031]图12Α绘示根据本发明一实施方式的半导体结构的立体图。
[0032]图12Β绘示图12Α沿线段12Β-12Β的剖面图。
[0033]图13Α绘示根据本发明一实施方式的半导体结构的立体图。
[0034]图13B绘示图13A沿线段13B-13B的剖面图。
【具体实施方式】
[0035]以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。
[0036]图1绘示根据本发明一实施方式的半导体结构100的剖面图。图2绘示图1的半导体结构100的局部放大图。同时参阅图1与图2，半导体结构100包含晶片110、保护层120、焊垫130、绝缘层140与导电层150。其中，晶片110具有感光元件112与镂空区114。保护层120位于晶片110的表面上，且覆盖感光元件112，可用来保护感光元件112。保护层120具有开口 122，且开口 122对准且连通于晶片110的镂空区114。此外，开口 122的口径Rl小于镂空区114的口径R2。开口 122的口径Rl朝镂空区114的方向Dl逐渐增大，且镂空区114的口径R2朝开口 122的方向D2逐渐减小，使保护层120环绕开口 122的第一侧壁124及晶片110环绕镂空区114的第二侧壁116均为斜面。如此一来，第一侧壁124与焊垫130间的夹角Θ I与第二侧壁116与保护层120间的夹角Θ 2均为锐角。
[0037]焊垫130位于保护层120中，且露出于开口 122。绝缘层140位于晶片110的表面111上、保护层120的第一侧壁124上、晶片110的第二侧壁116上、与邻接第一侧壁124、第二侧壁116间的保护层120的表面121上。导电层150位于绝缘层140上，且覆盖从开口 122露出的焊垫130，使得导电层150可电性接触焊垫130。
[0038]通过保护层120的开口 122与晶片110的镂空区114的设计，可使保护层120的第一侧壁124及晶片110的第二侧壁116为斜面，因此可避免导电层150在晶片110的表面111与晶片110的第二侧壁116的邻接处发生断裂，且还可避免导电层150在保护层120的第一侧壁124与焊垫130的邻接处发生断裂。
[0039]此外，半导体结构100还可包含阻隔层160、透光元件170、支撑层180与彩色滤光片190。其中，阻隔层160覆盖于导电层150上，可阻隔水气与灰尘进入半导体结构100。支撑层180位于透光元件170与保护层120之间，使透光元件170、支撑层180与保护层120间形成一空间175。彩色滤光片190设置于保护层120背对晶片110的表面上，且位于空间175中。彩色滤光片190对准于晶片110的感光元件112，使光线进入透光元件170后，可穿过彩色滤光片190由感光元件112感测。
[0040]在本实施方式中，晶片110可以为影像感测元件、微机电(MEMS)系统元件、运算处理元件等，其材质可以包含硅。晶片I1可以为晶圆(wafer)经切割(dicing)制程后所形成多个晶片中的一片。保护层120与阻隔层160可以为硅的氧化物，例如二氧化硅，但并不以此为限。焊垫130与导电层150的材质可以包含铝、铜或其他可导电的金属。透光元件170可以为玻璃板，支撑层180的材质可以包含环氧树脂，但在其他实施方式中，透光元件170与支撑层180也可选用其他的材料，不以限制本发明。
[0041]应了解到，在以上叙述中，已叙述过的元件连接关系将不在重复赘述。在以下叙述中，将说明半导体结构100的制造方法。
[0042]图3绘示根据本发明一实施方式的半导体结构的制造方法的流程图。首先在步骤SI中，提供晶圆结构，其中晶圆结构具有晶圆与覆盖晶圆的保护层。接着在步骤S2中，于晶圆相对保护层的表面上形成图案化的光阻层。之后在步骤S3中，蚀刻晶圆，使晶圆形成多个通道，且保护层由通道露出。接着在步骤S4中，蚀刻保护层，使保护层形成对准通道的多个开口。保护层中的多个焊垫分别露出于开口与通道，且每一开口的口径朝对应的通道的方向逐渐增大。最后在步骤S5中，蚀刻晶圆环绕通道的多个侧表面，使通道扩大而分别形成多个镂空区。每一镂空区的口径朝对应的开口的方向逐渐减小，且每一开口的口径小于对应的镂空区的口径。
[0043]在以下叙述中，将叙述上述半导体结构的制造方法的各步骤。由于图1的晶片110为晶圆经过切割制程后形成，在以下叙述中，将以晶圆IlOa表示晶片110切割前的状态。
[0044]图4绘示图3的光阻层210形成于晶圆IlOa的表面111时的剖面图。首先提供图4的晶圆结构200，其具有晶圆IlOa与覆盖晶圆IlOa的保护层120。接着，可将光阻层210形成于晶圆IlOa相对保护层120的表面111上，并将光阻层210图案化而形成对准于焊垫130的开口 212。
[0045]图5绘示图4的晶圆IlOa蚀刻后的剖面图。同时参阅图4与图5，待图案化的光阻层210形成于晶圆IlOa的表面111上后，可蚀刻未被光阻层210覆盖的晶圆110a。如此一来，晶圆I1a便可形成对准于焊垫130的通道113，使焊垫130上方的保护层120可由通道113露出。
[0046]图6绘示图5的保护层120蚀刻后的剖面图。同时参阅图5与图6，待晶圆IlOa形成通道113后，除去光阻层210。接着可蚀刻保护层120，使保护层120形成对准通道113的开口 122。在蚀刻时，保护层120会被侧向蚀刻，使保护层120中的焊垫130可不仅可露出于开口 122与通道113，且开口 122的口径Rl朝对应的通道113的方向Dl逐渐增大。如此一来，第一侧壁124为斜面。
[0047]图7绘示图6的晶圆IlOa的侧表面115蚀刻后的剖面图。同时参阅图6与图7，待蚀刻保护层120后，接着可蚀刻晶圆IlOa环绕通道113的侧表面115，使通道113扩大而分别形成镂空区114。镂空区114的口径R2朝对应的开口 122的方向D2逐渐减小。如此一来，第二侧壁116为斜面。此外，开口 122的口径Rl小于对应的镂空区114的口径R2。
[0048]图8绘示图7的第一侧壁124、第二侧壁116及邻接第一侧壁124与第二侧壁116间的保护层120的表面121 (见图2)形成绝缘层140后的剖面图。同时参阅图7与图8，待晶圆IlOa的镂空区114形成后，可于晶圆IlOa的表面111与第二侧壁116上、邻接第一侧壁124与第二侧壁116间的保护层120的表面121上、保护层120的第一侧壁124上、焊垫130上形成绝缘层140。接着可图案化绝缘层140，使位于焊垫130上的绝缘层140被去除，而得到图8的结构。
[0049]图9绘示图8的绝缘层140与焊垫130形成导电层150后的剖面图。同时参阅图8与图9，待绝缘层140图案化后，导电层150可形成于绝缘层140与焊垫130上，使导电层150电性接触焊垫130。
[0050]图10绘示图9的导电层150被覆盖阻隔层160后的剖面图。同时参阅图9与图10，待导电层150可形成于绝缘层140与焊垫130上后，阻隔层160可覆盖于导电层150上，以保护导电层150、晶圆IlOa与焊垫130。晶圆结构200还具有透光元件170与位于透光元件170与保护层120之间的支撑层180。最后，可沿线段L切割阻隔层160、晶圆110a、保护层120、支撑层180与透光元件170，使晶圆IlOa分割成晶片110 (见图1)。如此一来，便可得到图1的半导体结构100。
[0051]图1lA绘示根据本发明一实施方式的半导体结构10a的立体图。图1lB绘示图1lA沿线段11B-11B的剖面图。同时参阅图1lA与图11B，半导体结构10a包含晶片110、保护层120、焊垫130、绝缘层140与导电层150。在本实施方式中，镂空区114周围的晶片110壁面高度大致相同。阻隔层160仅填入部分的镂空区114，使阻隔层160与焊垫130上的导电层150之间形成空间。
[0052]图12A绘示根据本发明一实施方式的半导体结构10b的立体图。图12B绘示图12A沿线段12B-12B的剖面图。同时参阅图12A与图12B，半导体结构10b包含晶片110、保护层120、焊垫130、绝缘层140与导电层150。在本实施方式中，镂空区114周围的晶片110壁面高度不同，例如图12B镂空区114右侧的晶片110壁面高于左侧的晶片110壁面。阻隔层160完全覆盖导电层150。
[0053]图13A绘示根据本发明一实施方式的半导体结构10c的立体图。图13B绘示图13A沿线段13B-13B的剖面图。同时参阅图13A与图13B，半导体结构10c包含晶片110、保护层120、焊垫130、绝缘层140与导电层150。在本实施方式中，镂空区114周围的晶片110壁面的坡度较图12B大。
[0054]以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
【权利要求】
1.一种半导体结构，其特征在于，包含: 一晶片，具有一感光元件及一镂空区； 一保护层，位于该晶片的表面上，且覆盖该感光元件，其中该保护层具有一开口，对准且连通于该镂空区；该开口的口径小于该镂空区的口径；该开口的口径朝该镂空区的方向逐渐增大，且该镂空区的口径朝该开口的方向逐渐减小，使该保护层环绕该开口的一第一侧壁及该晶片环绕该镂空区的一第二侧壁均为斜面； 一焊垫，位于该保护层中，且露出于该开口 ； 一绝缘层，位于该第一侧壁上、该第二侧壁上、及邻接该第一侧壁与该第二侧壁间的该保护层的表面上；以及 一导电层，位于该绝缘层上，且覆盖该焊垫，使该导电层电性接触该焊垫。
2.根据权利要求1所述的半导体结构，其特征在于，该第一侧壁与该焊垫间的夹角及该第二侧壁与该保护层间的夹角均为锐角。
3.根据权利要求1所述的半导体结构，其特征在于，还包含: 一阻隔层，覆盖于该导电层上。
4.根据权利要求1所述的半导体结构，其特征在于，还包含: 一透光元件；以及 一支撑层，位于该透光元件与该保护层之间，使该透光元件、该支撑层及该保护层间形成一空间。
5.根据权利要求4所述的半导体结构，其特征在于，还包含: 一彩色滤光片，设置于该保护层背对该晶片的表面上，且位于该空间中，其中该彩色滤光片对准于该感光元件。
6.一种半导体结构的制造方法，其特征在于，包含下列步骤: a、提供一晶圆结构，其中该晶圆结构具有一晶圆及覆盖该晶圆的一保护层； b、于该晶圆相对该保护层的表面上形成图案化的一光阻层； C、蚀刻该晶圆，使该晶圆形成多个通道，且该保护层由所述通道露出； d、蚀刻该保护层，使该保护层形成对准所述通道的多个开口，其中该保护层中的多个焊垫分别露出于所述开口及所述通道，且每一该开口的口径朝对应的该通道的方向逐渐增大；以及 e、蚀刻该晶圆环绕所述通道的多个侧表面，使所述通道扩大而分别形成多个镂空区，其中每一该镂空区的口径朝对应的该开口的方向逐渐减小，且每一该开口的口径小于对应的该镂空区的口径。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，还包含: 于该保护层环绕所述开口的多个第一侧壁上、该晶圆环绕所述镂空区的多个第二侧壁上、所述焊垫上、及邻接所述第一侧壁与所述第二侧壁间的该保护层的表面上形成一绝缘层；以及 图案化该绝缘层，使位于所述焊垫上的该绝缘层被去除。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，还包含: 于该绝缘层及所述焊垫上形成一导电层，使该导电层电性接触所述焊垫。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，还包含: 于该导电层上形成一阻隔层，且该阻隔层覆盖该导电层。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，该晶圆结构具有一透光元件及位于该透光元件与该保护层之间的一支撑层，该半导体结构的制造方法还包含:切割该阻隔层、该晶圆、该保护层、该支撑层及该透光元件。
【文档编号】H01L21/02GK104425525SQ201410315669
【公开日】2015年3月18日 申请日期:2014年7月3日 优先权日:2013年8月21日
【发明者】简玮铭, 林佳升, 刘沧宇, 何彦仕 申请人:精材科技股份有限公司