半导体装置、驱动电路及显示装置制造方法

半导体装置、驱动电路及显示装置制造方法
【专利摘要】本发明提供一种通过栅极驱动器电路的设计实现窄边框化的半导体装置。显示装置的栅极驱动器包括移位寄存器单元、解复用器电路以及n个信号线。通过使移位寄存器单元的每一级与传输时钟信号的n个信号线连接，能够输出（n-3）个输出信号，n越大，传输无助于输出的时钟信号的信号线的比例越小，所以与移位寄存器单元的每一级输出1个输出信号的现有的结构相比，移位寄存器单元部分的占有面积变小，由此能够实现栅极驱动器电路的窄边框化。
【专利说明】
半导体装置、驱动电路及显示装置

【技术领域】
[0001]本发明涉及一种物体、方法或者制造方法。另外，本发明涉及一种工序(process)、机器(machine)、产品(manufacture)。尤其是,本发明涉及一种半导体装置、显示装置、发光装置、蓄电装置、上述装置的驱动方法或它们的制造方法。尤其是，本发明例如涉及一种具有晶体管的半导体装置及其制造方法。

【背景技术】
[0002]在以液晶显示装置或发光显示装置为代表的平板显示器中，作为实现显示装置的小型化、轻量化、窄边框化的方法，已知有将栅极驱动器与像素部一同制造在相同的衬底上的方法。为了进一步实现窄边框化，需要缩小栅极驱动器。作为栅极驱动器的主要电路之一可以举出移位寄存器。
[0003][专利文献I]日本专利申请公开2002-49333号公报。
[0004]通过缩小作为栅极驱动器的主要电路的移位寄存器的宽度，缩小栅极驱动器电路整体的宽度，这是效果好的窄边框化的方法。


【发明内容】

[0005]在此，本发明的一个方式的目的之一是提供一种缩小栅极驱动器电路的移位寄存器单元部分的宽度方向的栅极驱动器电路。另外，本发明的一个方式的目的之一是提供一种在不延长栅极驱动器电路的信号线的延迟时间的情况下实现栅极驱动器电路的宽度方向的缩小的半导体装置。此外，本发明的一个方式的目的之一是提供一种通过栅极驱动器电路的设计实现窄边框化的半导体装置。
[0006]注意，这些目的并不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现上述所有目的。另外，从说明书、附图、权利要求书等的记载看来这些目的以外的目的是显而易见的，而可以从说明书、附图、权利要求书等的记载中抽出这些目的以外的目的。
[0007]本发明的一个方式是一种驱动电路，包括:移位寄存器单元；与移位寄存器单元电连接的解复用器电路；以及η个(η是4以上的自然数)信号线，其中，移位寄存器单元与η个信号线中的I个以上电连接，并且，解复用器电路与η个信号线中的I个以上且(η-3)个以下电连接。
[0008]此外，本发明的其他方式是一种驱动电路，包括:m个(m是3以上的自然数)移位寄存器单元；与m个移位寄存器单元的每一个电连接的m个解复用器电路；以及η个(η是4以上的自然数)信号线，其中，m个移位寄存器单元的每一个与η个信号线中的I个以上电连接，m个解复用器电路的每一个与η个信号线中的I个以上且(η-3)个以下电连接，对m个移位寄存器单元之一输入m个移位寄存器单元之一的与前级的移位寄存器单元电连接的解复用器电路的输出之一，并且，对m个移位寄存器单兀之一输入m个移位寄存器单兀之一的与后级的移位寄存器单元电连接的解复用器电路的输出之一。
[0009]此外，本发明的其他方式是一种驱动电路，包括:移位寄存器单元；解复用器电路；以及η个(η是4以上的自然数)信号线，其中，移位寄存器单元包括置位信号线及第一晶体管至第六晶体管，第一晶体管的源极和漏极中的一个与高电源电位线电连接，源极和漏极中的另一个与第二晶体管的源极和漏极中的一个及解复用器电路电连接，栅极与置位信号线电连接，第二晶体管的源极和漏极中的另一个与低电源电位线电连接，栅极与解复用器电路、第四晶体管的源极和漏极中的一个、第五晶体管的源极和漏极中的一个及第六晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的一个与高电源电位线电连接，源极和漏极中的另一个与第四晶体管的源极和漏极中的另一个电连接，栅极与η个信号线之一电连接，第四晶体管的栅极与η个信号线之另一个电连接，第五晶体管的源极和漏极中的另一个与低电源电位线电连接，栅极与置位信号线电连接，第六晶体管的源极和漏极中的另一个与高电源电位线电连接，栅极与复位信号线电连接，解复用器电路具有a个(a是I以上且(n-3)以下的自然数)缓冲器，a个缓冲器的每一个与第一晶体管的源极和漏极中的另一个及第二晶体管的栅极电连接，a个缓冲器的每一个分别与不同的η个信号线之一电连接，并且，a个缓冲器的每一个包括输出端子。
[0010]根据本发明的一个方式可以制造一种实现了窄边框化的半导体装置。

【专利附图】

【附图说明】
[0011]图1A及图1B是说明半导体装置的一个方式的方框图及电路图；
图2是说明半导体装置的一个方式的截面图；
图3A至图3E是说明半导体装置的制造方法的一个方式的截面图；
图4A至图4D是说明半导体装置的制造方法的一个方式的截面图；
图5是说明半导体装置的一个方式的截面图；
图6是说明半导体装置的一个方式的截面图；
图7A至图7C是说明使用本发明的一个方式的半导体装置的电子设备的图；
图8A至图SC是说明使用本发明的一个方式的半导体装置的电子设备的图；
图9是说明栅极驱动器电路的整体的图；
图1OA及图1OB是说明移位寄存器单元的图；
图1lA及图1lB是说明伪级的移位寄存器单元的图；
图12A及图12B是说明解复用器(demultiplexer)的图；
图13A及图13B是说明解复用器的图；
图14是说明缓冲器的图；
图15A及图15B是说明其他移位寄存器单元的图；
图16A及图16B是说明其他伪级的移位寄存器单元的图；
图17A及图17B是说明其他缓冲器的图；
图18A及图18B是说明窄边框化的图；
图19是移位寄存器单兀的时序图。

【具体实施方式】
[0012]下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，而所属【技术领域】的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。另外，在下面所说明的实施方式中，在不同的附图中使用相同的附图标记或相同的阴影线来表示相同部分或具有相同功能的部分，而省略反复说明。
[0013]注意，在本说明书所说明的每一个附图中，有时为了明确起见，夸大地表示各构成要素的大小、膜厚度、区域。因此，本发明并不局限于附图中的尺寸。
[0014]另外，在本说明书中使用的“第一”、“第二”、“第三”等的用语是为了方便识别构成要素而附加的，而不是为了在数目方面上进行限定。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。
[0015]另外，“源极”及“漏极”的功能在电路工作中的电流方向变化时，有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
[0016]另外，电压是指两个点之间的电位差，电位是指某一点的静电场中的单位电荷具有的静电能(电位能量)。但是，一般来说，将某一点的电位与标准的电位(例如接地电位)之间的电位差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
[0017]在本说明书中，当在进行光刻工序之后进行蚀刻工序时，有时省略在蚀刻工序之后去除在光刻工序中所形成的掩模的记载。
[0018]实施方式I
在本实施方式中，参照附图对本发明的一个方式的半导体装置的结构及其制造方法进行说明。
[0019]在图1A中作为半导体装置的一个例子示出液晶显示装置。图1A所示的液晶显示装置包括:像素部101 ;栅极驱动器104 ;源极驱动器106 ;各个平行或大致平行地配置且其电位由栅极驱动器104控制的m个扫描线107 ;以及各个平行或大致平行地配置且其电位由源极驱动器106控制的η个信号线109。而且，像素部101具有配置为矩阵状的多个像素301。此外，具有沿着扫描线107各个平行或大致平行地配置的电容线115。此外，也可以沿着信号线109各个平行或大致平行地配置电容线115。另外，有时将栅极驱动器104及源极驱动器106总称为驱动电路部。
[0020]各扫描线107与在像素部101中配置为m行η列的像素301中的配置在任一行的η个像素301电连接。此外,各信号线109与配置为m行η列的像素301中的配置在任一列的m个像素301电连接。m、η都是I以上的整数。此外，各电容线115与配置为m行η列的像素301中的配置在任一行的η个像素301电连接。此外，当电容线115沿着信号线109各个平行或大致平行地配置时，电容线115与配置为m行η列的像素301中的配置在任一列的m个像素301电连接。
[0021]图1B示出能够用于图1A所示的液晶显示装置的像素301的电路结构。
[0022]图1B所示的像素301具有液晶元件132、晶体管131和电容元件133。
[0023]根据像素301的规格适当地设定液晶元件132的一对电极中的一个的电位。根据被写入的数据设定液晶元件132的取向状态。此外，也可以对多个像素301的每一个所具有的液晶元件132的一对电极中的一个供应共同电位(公共电位)。此外，也可以对各行的每个像素301的液晶元件132的一对电极中的一个供应不同电位。或者，当采用IPS模式或FFS模式时，也可以将液晶元件132的一对电极中的一个与电容线CL连接。
[0024]例如，作为具备液晶元件132的液晶显示装置的驱动方法也可以使用如下模式:TN 模式；STN 模式；VA 模式；ASM (Axially Symmetric Aligned Micro-cell:轴对称排列微单兀)模式；0CB (Optically Compensated Birefringence:光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal:铁电性液晶)模式；AFLC (AntiFerroelectric LiquidCrystal:反铁电液晶)模式；MVA 模式；PVA (Patterned Vertical Alignment:垂直取向构型)模式；IPS模式；FFS模式；或TBA (Transverse Bend Alignment:横向弯曲取向)模式等。另外，作为液晶显示装置的驱动方法，除了上述驱动方法之外，还有ECB(EleCtriCallyControlled Birefringence:电控双折射)模式、PDLC (Polymer Dispersed LiquidCrystal:聚合物分散型液晶)模式、PNLC (Polymer Network Liquid Crystal:聚合物网路型液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
[0025]此外，也可以由包含呈现蓝相(Blue Phase)的液晶和手性试剂的液晶组合物构成液晶元件。呈现蓝相的液晶的响应速度快，为Imsec以下，并且由于其具有光学各向同性，所以不需要取向处理，且视角依赖性小。
[0026]在第m行第η列的像素301中，晶体管131的源电极和漏电极中的一个与信号线DL_n电连接，源电极和漏电极中的另一个与电容元件133的一对电极中的一个及液晶元件132的一对电极中的另一个电连接。此外，晶体管131的栅电极与扫描线GL_m电连接。晶体管131具有通过成为导通状态或关闭状态而对数据信号的数据的写入进行控制的功能。
[0027]电容元件133的一对电极中的另一个与被供应电位的布线(以下，称为电容线CL)电连接。此外，根据像素301的规格适当地设定电容线CL的电位的值。电容元件133用作储存被写入的数据的存储电容。此外，当采用IPS模式或FFS模式时，也可以将电容元件133的一对电极中的另一个与液晶元件132的一对电极中的一个电连接。
[0028]例如，在具有图1B的像素301的液晶显示装置中，通过栅极驱动器104依次选择各行的像素301，来使晶体管131成为导通状态而写入数据信号的数据。
[0029]当晶体管131成为关闭状态时，被输入数据的像素301成为保持状态。通过按行依次进行上述步骤，可以显示图像。
[0030]此外，在本说明书等中，作为使用液晶元件的液晶显示装置的一个例子，有透射型液晶显示装置、半透射型液晶显示装置、反射型液晶显示装置、直观型液晶显示装置、投射型液晶显示装置等。作为液晶元件的一个例子，有利用液晶的光学调制作用来控制光的透过或非透过的元件。该元件可以由一对电极及液晶层构成。此外，液晶的光学调制作用由施加到液晶的电场(包括横向电场、纵向电场或斜向电场)控制。另外，具体而言，作为液晶元件的一个例子，可以举出向列液晶、胆留相液晶、近晶相液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、闻分子液晶、闻分子分散型液晶(PDLC)、铁电液晶、反铁电液晶、主链型液晶、侧链型闻分子液晶、香焦型液晶等。
[0031]此外，作为半导体装置的一个例子可以使用显示元件、显示装置、发光装置等代替液晶显示装置。另外，显示元件、作为具有显示元件的装置的显示装置、发光元件以及作为具有发光元件的装置的发光装置可以采用各种方式或具有各种元件。作为显示元件、显示装置、发光元件或发光装置的一个例子，有对比度、亮度、反射率、透射率等因电磁作用而变化的显示媒体，如LED (白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、MEMS (微电子机械系统)、数字微镜设备(DMD)、DMS (数码微快门)、MIRASOL (在日本注册的商标)、IMOD (干涉调制)元件、压电陶瓷显示器、碳纳米管等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conduct1n Electron-emitter Display:表面传导电子发射显不器)等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸等。
[0032]接着，对将液晶元件用于像素301的液晶显示装置的具体例子进行说明。图2是用来说明液晶显示装置的截面结构的图。图2示出栅极驱动器及像素电路的截面结构。在本实施方式中作为半导体装置对垂直电场方式的液晶显示装置进行说明。
[0033]在本实施方式所示的液晶显示装置中，在一对衬底(衬底200与衬底242)之间夹有液晶元件209。
[0034]液晶元件209包括衬底200的上方的导电层206、控制取向性的膜(下面称为取向膜251、取向膜252)、液晶层207以及导电层208。另外，将导电层206用作液晶元件209的一个电极，将导电层208用作液晶兀件209的另一个电极。
[0035]像这样，液晶显示装置是指包括液晶元件的装置。另外，液晶显示装置包括驱动多个像素的驱动电路等。此外，液晶显示装置包括配置在另一衬底上的控制电路、电源电路、信号生成电路及背光模块等，而且有时还被称为液晶模块。
[0036]图2所示的液晶显示装置在衬底200上设置有构成像素部220的晶体管211及构成驱动电路部230的晶体管221。此外，在像素部220中设置有包括导电层206、液晶层207及导电层208的液晶元件209。
[0037]在图2所示的液晶显示装置中，设置在像素部220中的晶体管211包括形成沟道区域的半导体层212，设置在驱动电路部230中的晶体管221包括形成沟道区域的半导体层222。
[0038]这里，以下说明图2所示的显示装置的构成要素。
[0039]在衬底200上形成有绝缘膜201、绝缘膜202。在绝缘膜202上形成有岛状的形成晶体管的沟道区域的半导体层212、半导体层222。
[0040]虽然对衬底200的材料等没有特别的限制，但是至少需要具有能够承受后续的加热处理的耐热性。例如，作为衬底200，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外，也可以利用以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、以娃锗等为材料的化合物半导体衬底、SOI (Silicon On Insulator:绝缘体上娃)衬底等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底200。当作为衬底200使用玻璃衬底时，通过使用第6代(1500mmX1850mm)、第7代(1870mmX 2200mm)、第8代(2200mmX2400mm)、第 9 代(2400mmX2800mm)、第 10 代(2950mmX3400mm)等的大面积衬底，可以制造大型液晶显示装置。
[0041]另外，作为衬底200，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管。或者，也可以在衬底200与晶体管之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造元件部的一部分或全部，然后将其从衬底200分离并转置到其他衬底上的情况。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。
[0042]绝缘膜201、绝缘膜202可以通过CVD(Chemical Vapor Deposit1n:化学气相沉积)法、溅射法或热氧化法等使用氧化硅、氧氮化硅、氮化硅等的绝缘膜以单层或叠层设置。作为绝缘膜201与绝缘膜202的组合例子可以举出氧氮化硅与氧化硅的组合。
[0043]半导体层212、半导体层222优选使用结晶硅形成，也可以使用非晶硅。结晶硅首先形成非晶硅膜然后对其照射激光而晶化形成。或者，也可以在非晶体硅膜上形成Ni等金属的膜之后，对非晶体硅膜进行热晶化。或者利用CVD法形成结晶硅膜。
[0044]绝缘膜231是栅极绝缘膜。绝缘膜231可以通过CVD法、溅射法等使用氧化硅、氧氮化硅、氮化硅等的绝缘膜以单层或叠层设置。
[0045]此外，通过作为绝缘膜231，利用使用有机硅烷气体的CVD法形成氧化硅膜，可以提高后面形成的半导体膜的结晶性，由此可以提高晶体管的通态电流(on-state current)及场效应迁移率。作为有机硅烷气体，可以使用如四乙氧基硅烷(TE0S:化学式为Si(OC2H5)4)、四甲基硅烷(TMS:化学式为Si (CH3) 4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH (OC2H5)3X三(二甲基氨基)硅烷(SiH(N (CH3) 2)3)等含硅化合物。
[0046]另外，绝缘膜231可以通过对半导体层212及半导体层222进行等离子体处理来使其表面氧化或氮化而形成。例如，通过引入了稀有气体如He、Ar、Kr、Xe等和氧、氧化氮(NO2)、氨、氮或氢等的混合气体的等离子体处理，形成绝缘膜231。当通过引入微波激发等离子体时，可以产生具有低电子温度和高密度的等离子体。可以通过使用由该高密度等离子体产生的氧自由基(也有含有OH自由基的情况)或氮自由基(也有含有NH自由基的情况)，使半导体膜的表面氧化或氮化。
[0047]通过这种使用高密度等离子体的处理，在半导体膜上形成Inm以上且20nm以下，典型为5nm以上且1nm以下的绝缘膜。由于在此情况下的反应为固相反应，所以可以极度降低该绝缘膜和半导体膜的界面态密度。由于上述高密度等离子体处理直接使半导体膜氧化(或氮化)，所以可以使所形成的绝缘膜的厚度不均匀性极为低。通过进行这种高密度等离子体处理而将半导体膜的表面固相氧化，可以形成均匀性好且界面态密度低的绝缘膜。
[0048]作为绝缘膜231，既可以仅使用通过高密度等离子体处理形成的绝缘膜，又可以在该绝缘膜上通过利用CVD法或溅射法等将氧化硅、氧氮化硅和氮化硅的绝缘膜中的任一或多个堆积并层叠。在任何情况下，将通过高密度等离子体形成的绝缘膜包含于栅极绝缘膜的一部分或全部而形成的晶体管都可以降低特性的不均匀性。
[0049]接着，在绝缘膜231上形成第一导电层272及第二导电层273。第一导电层272及第二导电层273使用选自钽(Ta)、钨(W)、钛(Ti)、钥(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等中的元素或以这些元素为主要成分的合金材料或化合物材料(例如氮化钽)形成。或者，使用以掺杂磷等杂质元素的多晶硅为代表的半导体材料形成第一导电层272及第二导电层273。此外，第一导电层272及第二导电层273可以使用相同的导电材料或不同的导电材料。
[0050]作为第一导电层272与第二导电层273的组合的例子可以举出氮化钽和钨、氮化钨和钨、氮化钥和钥等。在此，第一导电层通过CVD法或溅射法等以20nm以上且10nm以下的厚度形成。第二导电层以10nm以上且400nm以下的厚度形成。在本实施方式中，采用两层导电膜的叠层结构，也可以采用单层，或者也可以采用三层以上的叠层结构。在采用三层结构的情况下，优选采用钥层、铝层、钥层的叠层结构。
[0051]在半导体层212中形成有杂质区域216、杂质区域217，在半导体层222中形成有杂质区域226、杂质区域227。杂质元素的引入可以通过离子掺杂法、离子注入法等使用η型或P型的杂质元素进行。作为显示η型的杂质元素，可以使用磷(P)、砷(As)等。作为显示P型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。
[0052]绝缘膜236是层间绝缘膜。导电层218、导电层228是源电极或漏电极。
[0053]作为绝缘膜236可以使用利用CVD法或溅射法等形成的氧化硅、氧氮化硅、氮化硅等的绝缘膜。此外，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、硅氧烷类树脂、聚酰胺树脂、环氧树脂等有机树脂形成。
[0054]导电层218、导电层228可以使用由选自铝、钨、钛、钽、钥、镍、钕中的一种元素或者包含多种该元素的合金构成的单层或叠层结构。例如，作为由包含多种上述元素的合金构成的导电层，可以由含有钛的铝合金、含有钕的铝合金等来形成。此外，当以叠层结构形成导电层218、导电层228时，例如，也可以是在钛层之间夹有铝层或上述铝合金层的叠层结构。将导电层218、导电层228用作晶体管的源电极或漏电极。
[0055]绝缘膜238是层间绝缘膜。形成在绝缘膜238上的导电层206是像素电极。在发光装置中将导电层206用作阳极或阴极。
[0056]绝缘膜238可以使用利用CVD法或溅射法等形成的氧化硅、氧氮化硅、氮化硅等的绝缘膜。此外，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、硅氧烷类树脂、聚酰胺树脂、环氧树脂等有机树脂形成。
[0057]作为导电层206使用由透光导电材料构成的透明导电膜即可，可以使用包含氧化鹤的铟氧化物、包含氧化鹤的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。此外，也可以使用选自功函数大的材料诸如镍(Ni)、钨(W)、铬(Cr)、钼(Pt)、锌(Zn)、锡(Sn)、铟(In)或钥(Mo)中的元素或以上述元素为主要成分的合金材料诸如氮化钛、氮化硅钛、硅化钨、氮化钨、氮硅化钨、氮化铌等以单层或叠层设置。
[0058]附图标记251是取向膜。作为取向膜251，可以使用聚酰亚胺等有机树脂。取向膜251的厚度优选为40nm以上且10nm以下，更优选为50nm以上且90nm以下。通过采用上述厚度，可以增大液晶材料的预倾角。通过增大液晶材料的预倾角，可以减少向错(disclinat1n)。
[0059]此外，在衬底242上形成有有色的膜(以下称为有色膜246)。将有色膜246用作滤色片。另外，与有色膜246相邻的遮光膜244形成在衬底242上。将遮光膜244用作黑矩阵。此外，不一定需要设置有色膜246，例如当液晶显示装置进行黑白显示时等也可以不设置有色膜246。
[0060]作为有色膜246，可以使用使特定的波长区域的光透过的有色膜，例如可以使用使红色的波长区域的光透过的红色(R)滤色片、使绿色的波长区域的光透过的绿色(G)滤色片或使蓝色的波长区域的光透过的蓝色(B)滤色片等。
[0061]遮光膜244只要具有阻挡特定的波长区域的光的功能，则作为遮光膜244可以使用金属膜或包含黑色颜料等的有机绝缘膜等。
[0062]此外，在有色膜246上形成有绝缘膜248。绝缘膜248具有平坦化膜的功能或抑制有色膜246可能包含的杂质扩散到液晶元件一侧的功能。
[0063]在绝缘膜248上形成有导电层208。导电层208具有像素部的液晶元件所包括的一对电极中的另一个的功能。此外，在导电层206上形成有取向膜251,在导电层208上形成有取向膜252。
[0064]在导电层206与导电层208之间形成有液晶层207。此外,使用密封材料(未图不)将液晶层207密封在衬底200与衬底242之间。另外，密封材料优选与无机材料接触以抑制来自外部的水分等侵入。
[0065]也可以在导电层206与导电层208之间设置间隔物以保持液晶层207的厚度(也称为单元间隙)。
[0066]接着，将参照图3A至图4D说明图1A的液晶显示装置所示的晶体管211、221的制造方法。
[0067]首先，准备衬底200。这里，作为衬底200使用玻璃衬底。
[0068]接着，在衬底200上依次层叠形成绝缘膜201、绝缘膜202。绝缘膜201、绝缘膜202可以通过CVD法、溅射法或热氧化法等使用氧化硅、氧氮化硅、氮化硅等的绝缘膜以单层或叠层设置。作为绝缘膜201与绝缘膜202的组合例子可以举出氧氮化硅与氧化硅的组合。
[0069]接着，在绝缘膜202上形成半导体膜，对该半导体膜选择性地进行蚀刻形成半导体层212、半导体层222。半导体层212、半导体层222优选使用结晶硅形成。在本实施方式中，在利用CVD法形成非晶硅之后，进行激光照射而晶化。此外，也可以在进行激光照射之前进行用来去除氢的热处理(图3A)。
[0070]接着，以覆盖半导体层212、半导体层222的方式形成绝缘膜231。绝缘膜231可以通过CVD法、溅射法或热氧化法等使用氧化硅、氧氮化硅、氮化硅等的绝缘膜以单层或叠层设置。这里，作为栅极绝缘膜使用氧化硅(图3B)。
[0071]接着，在绝缘膜231上依次层叠形成第一导电膜292及第二导电膜293。第一导电膜292及第二导电膜293使用选自钽(Ta)、钨(W)、钛(Ti)、钥(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等中的元素或氮化钽等以这些元素为主要成分的合金材料或化合物材料形成。或者，使用以掺杂磷等杂质元素的多晶硅为代表的半导体材料形成第一导电膜292及第二导电膜293。此外，第一导电膜292及第二导电膜293可以使用相同的导电材料或不同的导电材料。这里，作为第一导电膜使用氮化钽膜，作为第二导电膜使用钨膜(图3C)。
[0072]接着，在第二导电膜293上选择性地形成抗蚀剂掩模234，使用该抗蚀剂掩模234进行第一蚀刻处理及第二蚀刻处理。通过进行第一蚀刻处理，选择性地去除形成在绝缘膜231上的第一导电膜292及第二导电膜293，在半导体层212的上方残留能够用作栅电极的第一导电层232a及第二导电层233a的叠层结构，在半导体层222的上方残留能够用作栅电极的第一导电层232b及第二导电层233b的叠层结构(图3D)。
[0073]然后，通过进行第二蚀刻处理，对第二导电层233a、第二导电层233b的端部选择性地进行蚀刻。其结果是，可以获得第二导电层233a、第二导电层233b的宽度比第一导电层232a、第一导电层232b的宽度窄的结构(图3E)。
[0074]可以适当地选择应用于第一蚀刻处理及第二蚀刻处理的蚀刻法。为了提高蚀刻速度，可以使用利用ECR (Electron Cyclotron Resonance:电子回旋共振)方式或ICP(Inductively Coupled Plasma:感应稱合等离子体)方式等的高密度等离子体源的干蚀刻装置。通过适当地调整第一蚀刻处理及第二蚀刻处理的蚀刻条件，可以将第一导电层232a、232b及第二导电层233a、233b的端部形成为所希望的锥形。
[0075]接着，将第一导电层232a、第一导电层232b及第二导电层233a、第二导电层233b用作掩模，对半导体层212、半导体层222引入杂质元素，在半导体层212中形成低浓度的杂质区域215，在半导体层222中形成低浓度的杂质区域225 (图4A)。
[0076]杂质元素的引入可以通过离子掺杂法、离子注入法等使用η型或P型的杂质元素进行。作为显示η型的杂质元素，可以使用磷(P)、砷(As)等。作为显示P型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。
[0077]这里，示出在半导体层212中杂质区域215形成在不与第一导电层232a重叠的区域的例子，但根据引入杂质元素的条件，也在与第一导电层232a重叠的区域会形成杂质区域215。此外，示出在半导体层222中杂质区域225形成在不与第一导电层232b重叠的区域的例子，但根据引入杂质元素的条件，也在与第一导电层232b重叠的区域会形成杂质区域 225。
[0078]接着，在第一导电层232a、第二导电层233a、半导体层212的上方选择性地形成抗蚀剂掩模235,将该抗蚀剂掩模235、第一导电层232b及第二导电层233b用作掩模,在半导体层212、半导体层222中引入杂质。其结果是，在半导体层212中形成杂质区域216、杂质区域217，在半导体层222中形成杂质区域226、杂质区域227。此外，杂质元素穿过第一导电层232b引入到半导体层222中(图4B)。
[0079]杂质元素的引入可以通过离子掺杂法、离子注入法等进行。作为显示η型的杂质元素，可以使用磷(P)、砷(As)等。作为显示P型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。这里，对杂质区域216、217、226、227使用磷(P)进行离子掺杂。
[0080]在半导体层212中，将形成在不由抗蚀剂掩模235覆盖的区域的高浓度的杂质区域217用作晶体管的源区域或漏区域，将形成在由抗蚀剂掩模235覆盖且不与第一导电层232a重叠的区域的低浓度的杂质区域216用作晶体管的LDD区域。此外，在半导体层222中，将形成在不与第一导电层232b重叠的区域的高浓度的杂质区域227用作晶体管的源区域或漏区域，将形成在与第一导电层232b重叠且不与第二导电层233b重叠的区域的低浓度的杂质区域226用作晶体管的LDD区域。
[0081]LDD区域是指在沟道形成区域与源区域或漏区域之间以低浓度添加了杂质元素的区域，该源区域或漏区域通过以高浓度添加杂质元素形成。通过设置LDD区域，可以获得缓冲漏区域附近的电场并防止由于热载流子注入引起的劣化的效果。另外，为了防止由热载流子导致的通态电流的劣化，也可以采用LDD区域隔着栅极绝缘膜与栅电极重叠配置的结构(也称为GOLD (Gate-drain Overlapped LDD结构，即栅漏重叠LDD)结构)。在本实施方式中，示出作为构成像素部的晶体管211使用设置有LDD区域的η型晶体管，作为构成驱动电路部的晶体管221使用GOLD结构的η型晶体管的例子，但是不局限于此。也可以在构成像素部220的晶体管中设置GOLD结构。
[0082]接着，形成层间绝缘膜。这里，作为层间绝缘膜形成绝缘膜236。接着，在绝缘膜231、绝缘膜236中选择性地形成开口部，形成用作源电极或漏电极的导电层218、导电层228 (图 4C)。
[0083]绝缘膜236可以使用利用CVD法或溅射法等形成的氧化硅、氧氮化硅、氮化硅等的绝缘膜。此外，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、硅氧烷类树脂、聚酰胺树脂、环氧树脂等有机树脂形成。这里，绝缘膜236利用CVD法使用氧化硅、氧氮化硅或氮化硅形成。
[0084]导电层218、导电层228可以使用由选自铝、钨、钛、钽、钥、镍、钕中的一种元素或者包含多种该元素的合金构成的单层或叠层结构。例如，作为由包含多种上述元素的合金构成的导电层，可以由含有钛的铝合金、含有钕的铝合金等来形成。此外，当以叠层结构形成导电层218、导电层228时，例如，也可以是在钛层之间夹有铝层或上述铝合金层的叠层结构。将导电层218、导电层228用作晶体管的源电极或漏电极。
[0085]接着，形成绝缘膜238。然后，在绝缘膜238中设置开口部，以与导电层218电连接的方式形成用作像素电极的导电层206。在发光装置中将导电层206用作阳极或阴极(图4D)。
[0086]作为绝缘膜238可以使用利用CVD法或溅射法等形成的氧化硅、氧氮化硅、氮化硅等的绝缘膜。此外，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、硅氧烷类树脂、聚酰胺树脂、环氧树脂等有机树脂形成。
[0087]作为用作像素电极的导电层206使用由透光导电材料构成的透明导电膜即可，可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。此外，也可以使用选自功函数大的材料诸如镍(Ni)、钨(W)、铬(Cr)、钼(Pt)、锌(Zn)、锡(Sn)、铟(In)或钥(Mo)中的元素或以上述元素为主要成分的合金材料诸如氮化钛、氮化硅钛、硅化钨、氮化钨、氮硅化钨、氮化铌等以单层或叠层设置。
[0088]通过上述步骤，可以制造图1A的液晶显示装置所示的晶体管211及晶体管221。
[0089]注意，本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
[0090]<变形例>
将参照图5对实施方式I中的栅电极的变形例进行说明。
[0091]在图2中示出在栅电极中导电层具有两层结构的例子，在图5中示出栅电极使用导电层261的单层结构的例子。
[0092]图5的杂质区域266、杂质区域276是低浓度的杂质区域，并用作晶体管的LDD区域。图5的杂质区域267、杂质区域277是高浓度的杂质区域，并用作晶体管的源区域或漏区域。作为低浓度的杂质区域266、杂质区域276及高浓度的杂质区域267、杂质区域277的制造方法，与图4A及图4B所示的低浓度的杂质区域216及高浓度的杂质区域217的制造方法相同，采用使用抗蚀剂掩模形成的方法。
[0093]通过使用具有单层结构的栅电极，可以使晶体管的制造工序简化，由此可以降低成本。
[0094]实施方式2
在本实施方式中，将参照附图对与上述实施方式不同的半导体装置的结构进行说明。
[0095]在图6中，晶体管811是构成像素部的晶体管，晶体管821是构成驱动电路部的晶体管。
[0096]如图6所示，在衬底800上形成有用作栅电极的导电层832。以覆盖导电层832的方式形成有用作栅极绝缘膜的绝缘膜831。在绝缘膜831上形成有半导体层812、半导体层822。在半导体层812中形成有沟道区域816、杂质区域817，在半导体层822中形成有沟道区域826、杂质区域827。将杂质区域817及杂质区域827用作源区域及漏区域。
[0097]作为衬底800可以适当地使用实施方式I所示的衬底200。
[0098]导电层832使用选自钥(Mo)、铝(Al)、钽(Ta)、钨(W)、钛(Ti)、铜(Cu)、铬(Cr)、铌(Nb )、钕、钪、镍等中的元素或以这些元素为主要成分的合金材料或化合物材料(例如氮化钽)以单层或叠层形成。或者，使用以掺杂磷等杂质元素的多晶硅为代表的半导体材料形成导电层832。
[0099]例如，作为导电层832的两层的叠层结构，优选采用如下结构:在铝膜上层叠钥膜的两层结构；在铜膜上层叠钥膜的两层结构；在铜膜上层叠氮化钛膜或氮化钽膜的两层结构；层叠氮化钛膜和钥膜的两层结构；层叠含有氧的铜-镁合金膜和铜膜的两层结构；含有氧的铜-锰合金膜和铜膜的两层结构；层叠铜-锰合金膜和铜膜的两层结构等。作为三层的叠层结构，优选采用层叠钨膜或氮化钨膜、铝与硅的合金膜或铝与钛的合金膜和氮化钛膜或钛膜的三层结构。通过在低电阻膜上层叠用作阻挡膜的金属膜，可以降低电阻，并且可以防止金属元素从金属膜扩散到半导体膜中。
[0100]此外，通过形成导电层832的工序，也可以同时形成栅极布线(扫描线)及电容布线。注意，扫描线是指选择像素的布线，而电容布线是指与像素的保持电容中的一个电极连接的布线。但是，不局限于此，而也可以分别设置栅极布线和电容布线中的一者或两者和导电层832。
[0101]绝缘膜831可以利用CVD法或溅射法等形成。
[0102]此外，通过作为绝缘膜831，利用使用有机硅烷气体的CVD法形成氧化硅膜，可以提高后面形成的半导体膜的结晶性，由此可以提高晶体管的通态电流及场效应迁移率。作为有机硅烷气体，可以使用如四乙氧基硅烷(TE0S:化学式为Si (OC2H5)4X四甲基硅烷(TMS:化学式为Si (CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH (OC2H5)3X三(二甲基氨基)硅烷(SiH (N (CH3)2)3)等含硅化合物。
[0103]作为半导体层812、半导体层822优选使用结晶硅层，也可以使用非晶硅层。结晶硅层首先形成非晶硅膜然后对其照射激光而晶化形成。或者，也可以在非晶体硅膜上形成Ni等金属的膜之后，对非晶体硅膜进行热晶化。或者利用CVD法形成结晶硅膜。用来形成杂质区域817及杂质区域827的杂质元素的引入可以通过离子掺杂法、离子注入法等使用η型或P型的杂质元素进行。作为显示η型的杂质元素，可以使用磷(P)、砷(As)等。作为显示P型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。这里，通过使用磷(P)进行离子掺杂，制造η型晶体管811、η型晶体管821。
[0104]导电层818及导电层828是源电极及漏电极。导电层818及导电层828可以使用由选自铝、钨、钛、钽、钥、镍、钕中的一种元素或者包含多种该元素的合金构成的单层或叠层结构。例如，作为由包含多种上述元素的合金构成的导电层，可以由含有钛的铝合金、含有钕的铝合金等来形成。此外，当以叠层结构形成导电层818及导电层828时，例如，也可以是在钛层之间夹有铝层或上述铝合金层的叠层结构。也可以使用添加有成为供体的杂质元素的结晶硅。也可以采用如下叠层结构，即使用钛、钽、钥、钨或这些元素的氮化物形成与添加有成为供体的杂质元素的结晶硅接触一侧的膜，并在其上形成铝或铝合金。而且，还可以采用如下叠层结构，即铝或铝合金的顶面及底面被夹在钛、钽、钥、钨或这些元素的氮化物之间。导电层818及导电层828通过CVD法、溅射法或真空蒸镀法来形成。此外，导电层818和导电层828中的一个不仅用作源电极或漏电极而且用作信号线。但是，并不局限于此，也可以将信号线与源电极及漏电极分别设置。
[0105]绝缘膜837及绝缘膜838是层间绝缘膜。导电层806是像素电极。导电层806在发光装置中用作阳极或阴极。这里，示出在设置在导电层818上的绝缘膜838上形成有导电层806的例子，但不局限于此。例如，也可以采用在绝缘膜837上设置导电层806的结构。
[0106]绝缘膜837及绝缘膜838可以使用利用CVD法或溅射法等形成的氧化硅、氧氮化硅、氮化硅等的绝缘膜。此外，可以使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯类树脂、硅氧烷类树脂、聚酰胺树脂、环氧树脂等有机树脂形成。
[0107]作为导电层806使用由透光导电材料构成的透明导电膜即可，可以使用包含氧化鹤的铟氧化物、包含氧化鹤的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。此外，也可以使用选自功函数大的材料诸如镍(Ni)、钨(W)、铬(Cr)、钼(Pt)、锌(Zn)、锡(Sn)、铟(In)或钥(Mo)中的元素或以上述元素为主要成分的合金材料诸如氮化钛、氮化硅钛、硅化钨、氮化钨、氮硅化钨、氮化铌等以单层或叠层设置。
[0108]附图标记851是取向膜。作为取向膜851，可以使用聚酰亚胺等有机树脂。取向膜851的厚度优选为40nm以上且10nm以下，更优选为50nm以上且90nm以下。通过采用上述厚度，可以增大液晶材料的预倾角。通过增大液晶材料的预倾角，可以减少向错。
[0109]此外，在衬底842上形成有有色的膜(以下称为有色膜846)。将有色膜846用作滤色片。另外，与有色膜846相邻的遮光膜844形成在衬底842上。将遮光膜844用作黑矩阵。此外，不一定需要设置有色膜846，例如当液晶显示装置进行黑白显示时等也可以不设置有色膜846。
[0110]作为有色膜846，可以使用使特定的波长区域的光透过的有色膜，例如可以使用使红色的波长区域的光透过的红色(R)滤色片、使绿色的波长区域的光透过的绿色(G)滤色片或使蓝色的波长区域的光透过的蓝色(B)滤色片等。
[0111]遮光膜844只要具有阻挡特定的波长区域的光的功能，则作为遮光膜844可以使用金属膜或包含黑色颜料等的有机绝缘膜等。
[0112]此外，在有色膜846上形成有绝缘膜848。绝缘膜848具有平坦化膜的功能或抑制有色膜846可能包含的杂质扩散到液晶元件一侧的功能。
[0113]在绝缘膜848上形成有导电层808。导电层808具有像素部的液晶元件所包括的一对电极中的另一个的功能。此外，在导电层806上形成有取向膜851，在导电层808上形成有取向膜852。
[0114]在导电层806与导电层808之间形成有液晶层807。此外,使用密封材料(未图不)将液晶层807密封在衬底800与衬底842之间。另外，密封材料优选与无机材料接触以抑制来自外部的水分等侵入。
[0115]也可以在导电层806与导电层808之间设置间隔物以保持液晶层807的厚度(也称为单元间隙)。
[0116]注意，本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
[0117]实施方式3
在本实施方式中对上述实施方式所示的显示装置的驱动电路部进行说明。
[0118]在图9中作为显示装置的驱动电路的一个例子示出栅极驱动器电路的整体的图。栅极驱动器电路600包括:多个移位寄存器单元601 ;伪级的移位寄存器单元602 ;与各移位寄存器单元601电连接的解复用器电路603 ;与移位寄存器单元602电连接的解复用器电路604 ；以及传输起始脉冲SP、时钟信号(CLK1至CLK8)的多个信号线。
[0119]对移位寄存器单元601 (这里，使用第一级移位寄存器单元进行说明)如图1OA所示输入置位信号LIN (这里起始脉冲SP )、复位信号RIN、时钟信号(这里CLK6及CLK7)。图1OB示出具体电路结构的一个例子。移位寄存器单元601包括第一晶体管611至第六晶体管 616。
[0120]第一晶体管611的源极和漏极中的一个与高电源电位线VDD连接，第一晶体管611的源极和漏极中的另一个与第二晶体管612的源极和漏极中的一个及解复用器电路603的输入端子FNl连接，对第一晶体管611的栅极输入置位信号LIN。第二晶体管612的源极和漏极中的另一个与低电源电位线VSS连接，第二晶体管612的栅极与解复用器电路603的输入端子FN2、第四晶体管614的源极和漏极中的一个、第五晶体管615的源极和漏极中的一个及第六晶体管616的源极和漏极中的一个连接。第三晶体管613的源极和漏极中的一个与高电源电位线VDD连接，第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的另一个连接，对第三晶体管613的栅极输入时钟信号CLK7。对第四晶体管614的栅极输入时钟信号CLK6。第五晶体管615的源极和漏极中的另一个与低电源电位线VSS连接，对第五晶体管615的栅极输入置位信号LIN。第六晶体管616的源极和漏极中的另一个与高电源电位线VDD连接，对第六晶体管616的栅极输入复位信号RIN。此外，将第一晶体管611的源极和漏极中的另一个及第二晶体管612的源极和漏极中的一个电连接的部分称为节点FN1。另外，将第二晶体管612的栅极、第四晶体管614的源极和漏极中的一个、第五晶体管615的源极和漏极中的一个及第六晶体管616的源极和漏极中的一个电连接的部分称为节点FN2。
[0121]此外，对8a + I级(a是O或自然数)移位寄存器单元601输入时钟信号CLK6及CLK7，对8a + 2级(a是O或自然数)移位寄存器单元601输入时钟信号CLK3及CLK4，对8a + 3级(a是O或自然数)移位寄存器单元601输入时钟信号CLKl及CLK8，对8a + 4级(a是O或自然数)移位寄存器单元601输入时钟信号CLK5及CLK6，对8a + 5级(a是O或自然数)移位寄存器单元601输入时钟信号CLK2及CLK3，对8a + 6级(a是O或自然数)移位寄存器单元601输入时钟信号CLK7及CLK8，对8a + 7级(a是O或自然数)移位寄存器单元601输入时钟信号CLK4及CLK5，对8 (a + I)级(a是O或自然数)移位寄存器单元601输入时钟信号CLKl及CLK2。
[0122]对伪级的移位寄存器单元602如图1lA所示输入置位信号LIN、时钟信号(这里CLK3及CLK4)。图1lB示出具体电路结构的一个例子。移位寄存器单元602具有第一晶体管611至第五晶体管615。
[0123]第一晶体管611的源极和漏极中的一个与高电源电位线VDD连接，第一晶体管611的源极和漏极中的另一个与第二晶体管612的源极和漏极中的一个及解复用器电路604的输入端子FNl连接，对第一晶体管611的栅极输入置位信号LIN。第二晶体管612的源极和漏极中的另一个与低电源电位线VSS连接，第二晶体管612的栅极与解复用器电路604的输入端子FN2、第四晶体管614的源极和漏极中的一个及第五晶体管615的源极和漏极中的一个连接。第三晶体管613的源极和漏极中的一个与高电源电位线VDD连接，第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的另一个连接，对第三晶体管613的栅极输入时钟信号CLK4。对第四晶体管614的栅极输入时钟信号CLK3。第五晶体管615的源极和漏极中的另一个与低电源电位线VSS连接，对第五晶体管615的栅极输入置位信号LIN。此外，将第一晶体管611的源极和漏极中的另一个及第二晶体管612的源极和漏极中的一个电连接的部分称为节点FN1。另外，将第二晶体管612的栅极、第四晶体管614的源极和漏极中的一个及第五晶体管615的源极和漏极中的一个电连接的部分称为节点FN2。
[0124]对解复用器电路603及解复用器电路604如图12A及图13A所示输入时钟信号、来自移位寄存器单元601及移位寄存器单元602的输出信号(输入到输入端子FNl及输入端子FN2的信号)，而输出输出信号。图12B及图13B示出具体电路结构的一个例子。解复用器电路603及解复用器电路604具有缓冲器605。
[0125]图14示出缓冲器605的具体电路结构的一个例子。对第七晶体管617的源极和漏极中的一个输入时钟信号CLK (时钟信号CLKl至CLK8中的任一个)，第七晶体管617的源极和漏极中的另一个与第八晶体管618的源极和漏极中的一个及输出端子连接，第七晶体管617的栅极与节点FNl连接。第八晶体管618的源极和漏极中的另一个与低电源电位线VSS连接，第八晶体管618的栅极与节点FN2连接。
[0126]此外，移位寄存器单元也可以是移位寄存器单元601a，其中如图15A及图15B所示，除了移位寄存器单元601以外还设置晶体管621、晶体管622、晶体管623及电容元件624。此外,对晶体管623的栅极输入复位信号RES。
[0127]同样地，伪级的移位寄存器单元也可以是移位寄存器单元602a，其中如图16A及图16B所示，除了移位寄存器单元602以外还设置晶体管621、晶体管622、晶体管623及电容元件624。此外，对晶体管623的栅极输入复位信号RES。
[0128]当进行移位寄存器单元的初期化时，输入复位信号RES的脉冲，使晶体管623处于导通状态，节点FN2的电位成为高电源电位线VDD的电位。另外，通过节点FN2的电位，使第二晶体管612及晶体管621处于导通状态，节点FNl的电位成为低电源电位线VSS的电位，由此可以使移位寄存器单元初期化。此外，复位信号RES通过共同信号线输入所有移位寄存器单元。
[0129]此外，如图17A及图17B所示，缓冲器605也可以替换成设置有晶体管625及电容元件619的缓冲器605a。
[0130]电容元件具有保持电荷的存储电容的功能。
[0131]在第一级移位寄存器单元601中时钟信号CLKl至CLK5输入到解复用器电路603中，而解复用器电路603输出输出信号OUTl至0UT5。
[0132]此外，通过在不输出栅极选择输出信号的期间将节点FN2固定为高电位，使第二晶体管612及第八晶体管618—直处于导通状态，而稳定地输出低电位。但是，在第五晶体管615的截止电流(cutoff current)(栅极電圧为OV时流过的漏极电流)较大的情况下，节点FN2的电荷通过第五晶体管615泄露，所以需要定期性地补充电荷。由此，使用时钟信号CLK6及CLK7使第三晶体管613及第四晶体管614处于导通状态，从高电源电位线VDD供应节点FN2的电荷。另外，第一级移位寄存器单元601的栅极选择输出期间(节点FNl为高电位的期间)是后面说明的从起始脉冲SP的上升(置位)至时钟信号CLK7的上升(复位)，使用两个时钟信号，不使栅极选择输出期间与定期性的电荷的补充的时序重叠。
[0133]此外，在第一级移位寄存器单元601中时钟信号CLK8不输入到任何部分中。该时钟信号不与定期性的电荷的补充的时序重叠。
[0134]同样地，在第二级移位寄存器单元601中，时钟信号CLK1、CLK2、CLK6至CLK8输入到解复用器电路603中，解复用器电路603输出输出信号OUTl至0UT5。时钟信号CLK3及CLK4具有定期性地补充电荷的功能。此外，在第二级移位寄存器单元601中时钟信号CLK5不输入到任何部分中。
[0135]第三级以后的移位寄存器单元601也是同样的。换而言之，在I级移位寄存器单元中5个时钟信号输入到解复用器电路603中，解复用器电路603输出5个输出信号。此夕卜，其他2个时钟信号用作定期性地补充电荷，其输入到移位寄存器单元601中。再者，其他I个时钟信号不输入到任何部分中。
[0136]此外，伪级的移位寄存器单元602也是同样的，时钟信号CLKl及CLK2输入到解复用器电路604中，解复用器电路604输出输出信号DUMOUTI及DUM0UT2。时钟信号CLK3及CLK4具有定期性地补充电荷的功能。
[0137]此外，在本实施方式中，时钟信号的数量为8个，但是本发明不局限于此，时钟信号的数量至少为4个以上即可。例如，当时钟信号的数量为η时，无助于输出信号的时钟信号为3个，所以输出信号的数量为η - 3。
[0138]换而言之，通过使移位寄存器单元的每一级与传输时钟信号的η个信号线连接，能够输出η — 3个输出信号，η越大，无助于输出的传输时钟信号的信号线的比例越小，所以与移位寄存器单元的每一级输出I个输出信号的现有的结构相比，移位寄存器单元部分的占有面积变小，由此能够使栅极驱动器电路600的宽度变窄。
[0139]这里，简单地说明使栅极驱动器电路600的宽度变窄的情况。图18Α示出现有的栅极驱动器电路的方框图，而图18Β示出本实施方式的栅极驱动器电路的方框图。
[0140]在图18Α所示的现有的栅极驱动器电路中，移位寄存器单元SR的每一级与传输时钟信号的4个信号线CLK_LINE连接，由I个缓冲器BUF输出I个信号。另一方面，在图18B所不的本实施方式的栅极驱动器电路中，移位寄存器单兀SR的每一级与传输时钟信号的8个信号线CLK_LINE连接，由5个缓冲器BUF输出5个信号。
[0141]本实施方式的栅极驱动器电路与现有的栅极驱动器电路相比可以缩减移位寄存器单元的每一级的横向的布局宽度。纵向的布局宽度因缓冲器BUF的增加(这里现有的栅极驱动器电路的5倍)而增大，但不影响到栅极驱动器电路的边框。因此，可以缩减移位寄存器单元的每一级的横向的布局宽度，由此可以实现窄边框化。此外，传输时钟信号的信号线CLK_LINE的个数比现有的栅极驱动器电路多，但由此减少信号线CLK_LINE的每一个中的负载电容。由此，即使使信号线CLK_LINE变细而使负载电阻增大(因为时间常数=负载电容X负载电阻)迟延时间也不变化。由此，以获得相同的时间常数的方式使信号线的宽度变细，可以抑制布局宽度的增加，由此即使信号线CLK_LINE的个数增加也能够使栅极驱动器电路的宽度变窄。
[0142]接着，参照图19所示的时序图说明栅极驱动器电路600的工作。这里，置位信号LIN、复位信号RIN及时钟信号CLKl至CLK8的高电位与高电源电位线VDD相等，低电位与低电源电位线VSS相等。
[0143]在图19所示的栅极驱动器电路600的驱动方法中，首先，起始脉冲SP成为高电位，第一晶体管611及第五晶体管615处于导通状态。此外，由于复位信号RIN (输出信号0UT7)为低电位，所以第六晶体管616处于非导通状态。另外，由于时钟信号CLKl至CLK6为低电位且时钟信号CLK7及CLK8为高电位，所以第四晶体管614及第七晶体管617成为非导通状态，且第三晶体管613成为导通状态。
[0144]此时，节点FNl的电位成为从高电源电位线VDD的电位减第一晶体管611的阈值电压的值(VDD - Vth (611))，节点FN2的电位成为低电源电位线VSS的电位，第七晶体管617成为导通状态，第八晶体管618成为非导通状态，所以输出信号OUTl至0UT5成为与时钟信号CLKl至CLK5相同的低电位。
[0145]接着，时钟信号CLK7成为低电位，第三晶体管613成为非导通状态。另外，在第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的一个电连接的节点中保持高电位。
[0146]接着，时钟信号CLKl从低电位变为高电位，由于自举而节点FNl的电位上升了相当于时钟信号CLKl的振幅的电压。其结果是，第七晶体管617成为导通状态，输出信号OUTl输出高电位(时钟信号CLKl的电位)。此外，当时钟信号CLK2以后的时钟信号从低电位变为高电位时也同样地发生上述自举。接着，时钟信号CLK8成为低电位，但在第一级移位寄存器单元601中不使用时钟信号CLK8的信号，所以没有变化。接着，时钟信号CLK2成为高电位，输出信号0UT2输出高电位。然后，时钟信号CLKl成为低电位，输出信号OUTl输出低电位。此后，输出信号0UT3及0UT4也是同样的。此外，当时钟信号CLK5成为高电位且输出信号0UT5成为高电位时，第二级移位寄存器单元601的置位信号LIN成为高电位。
[0147]在第一级移位寄存器单元601中，当时钟信号CLK6成为高电位时，第四晶体管614成为导通状态。接着，时钟信号CLK5成为低电位，输出信号0UT5输出低电位。
[0148]此外，在第二级移位寄存器单元601中，置位信号LIN (输出信号0UT5)成为高电位，第一晶体管611及第五晶体管615成为导通状态。此外，由于复位信号RIN (输出信号0UT12)为低电位，所以第六晶体管616成为非导通状态。另外，由于时钟信号CLK1、CLK2、CLK6至CLK8为低电位且时钟信号CLK4及CLK5为高电位，所以第四晶体管614及第七晶体管617成为非导通状态，第三晶体管613成为导通状态。
[0149]此时，由于节点FNl的电位成为从高电源电位线VDD的电位减第一晶体管611的阈值电压的值(VDD - Vth (611))，节点FN2的电位成为低电源电位线VSS的电位，第七晶体管617成为导通状态，第八晶体管618成为非导通状态，所以输出信号0UT6至0UT10成为与时钟信号CLKl、CLK2、CLK6至CLK8相同的低电位。
[0150]接着，时钟信号CLK4成为低电位，第三晶体管613成为非导通状态。此外，在第三晶体管613的源极和漏极中的另一个及第四晶体管614的源极和漏极中的一个电连接的节点中保持高电位。
[0151]接着，时钟信号CLK6从低电位变为高电位，由于自举而节点FNl的电位上升了相当于时钟信号CLK6的振幅的电压。其结果是，第七晶体管617成为导通状态，输出信号0UT6输出高电位(时钟信号CLK6的电位)。接着，时钟信号CLK5成为低电位，但在第二级移位寄存器单元601中不使用时钟信号CLK5的信号，所以没有变化。接着，时钟信号CLK7成为高电位，输出信号0UT7输出高电位。
[0152]此时，在第一级移位寄存器单元601中，复位信号RIN (输出信号0UT7)成为高电位，使第六晶体管616处于导通状态，节点FN2的电位成为高电源电位线VDD的电位。此外，通过使用节点FN2的电位使第二晶体管612处于导通状态，节点FNl的电位成为低电源电位线VSS的电位，由此进行复位。
[0153]此外，第二级移位寄存器单元601也与第一级移位寄存器单元601同样地驱动。
[0154]总之，作为第m级(m是自然数)移位寄存器单元601的置位信号LIN输入第m —I级移位寄存器单元601的输出信号0UT5 Cm -1 )，而作为第m级移位寄存器单元601的复位信号RIN输入第m + I级移位寄存器单元601的输出信号0UT5 (m + 2)。此外，m为I时的置位信号LIN成为起始脉冲SP。
[0155]此外，伪级的移位寄存器单元602也与移位寄存器单元601同样，通过具有该移位寄存器单元602，可以对移位寄存器单元601的最后级输入复位信号RIN。
[0156]注意，在本实施方式中，将时钟信号的脉冲与下一个时钟信号的脉冲的重叠设定为脉冲宽度的1/3，但本发明不局限于此，只要是脉冲宽度的1/2以下就可以采用任何重叠。此外，也可以同时进行时钟信号的脉冲的下降与下一个时钟信号的脉冲的上升。此外，在同时进行时钟信号的脉冲的下降与下一个时钟信号的脉冲的上升的情况下，由于第一级移位寄存器单元601的栅极选择输出期间是从起始脉冲SP的上升(置位)至时钟信号CLK6的上升(复位)的期间，所以只有一个用于定期性的电荷的补充的时钟信号即可。
[0157]本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
[0158]实施方式4
本发明的一个方式的半导体装置可以应用于能够检测出对象物的接近或接触的传感器(例如，静电容量式、电阻膜式、表面声波式、红外线式、光学式等触摸传感器)或能够获得用于医疗的射线图像的射线图像检测装置。此外，本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(弹珠机(pachinko machine)或投币机(slotmachine)等)、框体游戏机。图7A至图7C示出上述电子设备的一个例子。
[0159]图7A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，能够利用显示部9003来显示视频。另外，示出利用四个桌腿9002来支撑框体9001的结构。另外，框体9001具有用于供应电力的电源供应线9005。
[0160]可以将上述实施方式中任一个所示的半导体装置用于显示部9003。因此，可以提闻显不部9003的显不品质。
[0161]显示部9003具有触屏输入功能，通过用手指等按触显示于桌子9000的显示部9003上的显示按钮9004，可以进行画面操作或信息输入，并且桌子9000也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能，从而通过画面操作来控制其他家电产品。例如，通过使用具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
[0162]另外，利用设置于框体9001的铰链也可以将显示部9003的画面以垂直于地板的方式立起来，从而也可以用作电视装置。虽然当在小房间里设置大画面的电视装置时，自由使用的空间变小，但是若在桌子内安装有显示部则可以有效地利用房间的空间。
[0163]图7B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103，并且能够利用显示部9103来显示视频。此外，在此示出利用支架9105来支撑框体9101的结构。
[0164]通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110，能够进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，能够进行频道及音量的操作，并可以对在显示部9103上显示的视频进行操作。此外，也可以采用在遥控操作机9110中设置对从该遥控操作机9110输出的信息进行显示的显示部9107的结构。
[0165]图7B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机来接收一般的电视广播，而且，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者彼此之间等)的信息通信。
[0166]可以将上述实施方式中任一个所示的半导体装置用于显示部9103、显示部9107。因此，可以提高电视装置的显示品质。
[0167]图7C示出计算机9200，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口 9205、指向装置9206等。
[0168]可以将上述实施方式中任一个所示的半导体装置用于显示部9203。因此，可以提闻计算机9200的显不品质。
[0169]图8A和图SB是能够折叠的平板终端。图8A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
[0170]可以将上述实施方式中任一个所示的半导体装置用于显示部9631a、显示部9631b。因此，可以提闻平板终端的显不品质。
[0171]在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过按触所显示的操作键9638来输入数据。此外，作为一个例子在此示出:显示部9631a的一半区域只具有显示的功能，并且另一半区域具有触摸屏的功能，但是并不局限于该结构。也可以采用显示部9631a的整个区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示为键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。
[0172]此外，显示部9631b也与显示部9631a同样，可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等按触触摸屏的显示有键盘显示切换按钮9639的位置，可以在显示部9631b显示键盘按钮。
[0173]此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行按触输入。
[0174]另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示或彩色显示等的切换等。根据内置于平板终端中的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除了光传感器以外，还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
[0175]此外，图8A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是本发明的一个方式并不局限于此，一个的尺寸和另一个的尺寸可以不同，并且它们的显示品质也可以不同。例如可以设定为显示面板的其中一个进行比另一个具有更高精细的显示。
[0176]图8B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。此外，在图8B中，作为充放电控制电路9634的一个例子示出具有电池9635和D⑶C转换器9636的结构。
[0177]此外，平板终端可以折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，因而，可以提供一种具有良好的耐久性且从长期使用的观点来看具有高可靠性的平板终端。
[0178]此外，图8A和图SB所示的平板终端还可以具有如下功能:显示各种各样的信息(静态图像、动态图像、文字图像等)的功能；将日历、日期或时刻等显示在显示部上的功能；对显示在显示部上的信息进行操作或编辑的触摸输入功能；通过各种各样的软件(程序)来控制处理的功能等。
[0179]通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或视频信号处理部等。另外，太阳能电池9633可以设置在框体9630的单面或两面，因此可以进行高效的电池9635的充电。另外，当使用锂离子电池以作为电池9635时，有可以实现小型化等的优点。
[0180]另外，参照图8C所示的方框图，对图8B所示的充放电控制电路9634的结构和工作进行说明。图8C示出太阳能电池9633、电池9635、D⑶C转换器9636、转换器9637、开关Sffl至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SWl至SW3对应于图8B所示的充放电控制电路9634。
[0181]首先，说明在利用外光使太阳能电池9633进行发电时的工作的例子。使用IX:DC转换器9636对太阳能电池所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时，使开关SWl导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631中的显示时，可以采用使开关SWl截止且使开关SW2导通以对电池9635进行充电的结构。
[0182]注意，作为发电单元的一个例子，示出太阳能电池9633，但是并不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(拍耳帖元件(Peltierelement))等其他发电单元来对电池9635进行充电。例如，也可以使用以无线(不接触)的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法来进行充电。
[0183]本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
[0184]标号说明
101像素部；104栅极驱动器；106源极驱动器；107扫描线；109信号线；115电容线；131晶体管；132液晶元件；133电容元件；200衬底；201、202绝缘膜；206导电层；207液晶层；208导电层；209液晶元件；211晶体管；212半导体层；214、215、216、217杂质区域；218导电层；220像素部；221晶体管；222半导体层；224、225、226、227杂质区域；228导电层；230驱动电路部；231 绝缘膜；232a、232b、233a、233b 导电层；234、235 晶体管；236、238 绝缘膜；242 衬底；244 遮光膜；246有色膜；248绝缘膜；251、252取向膜；261导电膜；266、267杂质区域；292、293导电膜；301像素；600栅极驱动器电路；601、601a、602、602a移位寄存器单元；603、604 解复用器电路；605、605a 缓冲器；611、612、613、614、615、616、617、618 晶体管；619电容元件；621、622、623、晶体管；624电容元件；625晶体管；800衬底；806导电层；807液晶层；808导电层；811晶体管；812半导体层；816沟道区域；817杂质区域；818导电层；821晶体管；822半导体层；826沟道区域；827杂质区域；828导电层；831绝缘膜；832导电层；837、838绝缘膜；842衬底；844遮光膜；846有色膜；848绝缘膜；851、852取向膜；9000桌子；9001框体；9002桌腿；9003 显示部；9004 显示按钮；9005 电源线；9033 卡子；9034 开关；9035 电源开关；9036开关；9038操作开关；9100 电视装置；9101框体；9103显示部；9105支架；9107显示部；9109操作键；9110遥控操作机；9200计算机；9201主体；9202框体；9203显示部；9204键盘；9205外部连接端口；9206指向装置；9630框体；9631、9631a、9631b 显示部；9632a、9632b 区域；9633太阳能电池；9634充放电控制电路；9635电池；9636 D⑶C转换器；9637转换器；9638操作键；9639按钮。
【权利要求】
1.一种驱动电路，包括: 移位寄存器单元； 与所述移位寄存器单元电连接的解复用器电路；以及 η个信号线， 其中，η是4以上的自然数， 所述移位寄存器单元及所述解复用器电路每一个都包括含硅的半导体元件， 所述移位寄存器单元与I个至(η — I)个信号线电连接， 并且，所述解复用器电路与I个至(η-3)个信号线电连接。
2.根据权利要求1所述的驱动电路， 其中所述硅是结晶硅。
3.一种包括根据权利要求1所述的驱动电路的显示装置。
4.一种包括根据权利要求3所述的显示装置的电子设备。
5.—种驱动电路,包括: m个移位寄存器单元； 与所述m个移位寄存器单元电连接的m个解复用器电路；以及 η个信号线， 其中，m是3以上的自然数， η是4以上的自然数， 在所述m个移位寄存器单元和所述m个解复用器电路中的至少一个中包括含硅的半导体元件， 所述m个移位寄存器单元的每一个与I个至(η — I)个信号线电连接， 所述m个解复用器电路的每一个与I个至(η — 3)个信号线电连接， 第(m — 2)解复用器电路的输出之一输入到第(m -1)移位寄存器单元， 并且，第m解复用器电路的输出之一输入到第(m — I)移位寄存器单元。
6.根据权利要求5所述的驱动电路， 其中所述硅是结晶硅。
7.一种包括根据权利要求5所述的驱动电路的显示装置。
8.一种包括根据权利要求7所述的显示装置的电子设备。
9.一种驱动电路，包括: 移位寄存器单元，包括: 置位信号线； 第一晶体管； 第二晶体管； 第三晶体管； 第四晶体管； 第五晶体管；以及 第六晶体管； 解复用器电路；以及 η个信号线， 其中，η是4以上的自然数， 所述第一晶体管的源极和漏极中的一个与高电源电位线电连接， 所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个及所述解复用器电路电连接， 所述第一晶体管的栅极与所述置位信号线电连接， 所述第二晶体管的源极和漏极中的另一个与低电源电位线电连接， 所述第二晶体管的栅极与所述解复用器电路、所述第四晶体管的源极和漏极中的一个、所述第五晶体管的源极和漏极中的一个及所述第六晶体管的源极和漏极中的一个电连接， 所述第三晶体管的源极和漏极中的一个与所述高电源电位线电连接， 所述第三晶体管的源极和漏极中的另一个与所述第四晶体管的源极和漏极中的另一个电连接， 所述第三晶体管的栅极与所述η个信号线之一电连接， 所述第四晶体管的栅极与所述η个信号线之一电连接， 所述第五晶体管的源极和漏极中的另一个与所述低电源电位线电连接， 所述第五晶体管的栅极与所述置位信号线电连接， 所述第六晶体管的源极和漏极中的另一个与所述高电源电位线电连接， 所述第六晶体管的栅极与复位信号线电连接， 所述第一至第六晶体管中的至少一个包括含硅的沟道形成区域， 所述解复用器电路包括a个缓冲器， a是I至(η-3)的自然数， 所述a个缓冲器的每一个与所述第一晶体管的源极和漏极中的另一个及所述第二晶体管的栅极电连接， 所述a个缓冲器的每一个与对应的所述η个信号线之一电连接， 并且，所述a个缓冲器的每一个包括输出端子。
10.在所述第一至第六晶体管的至少一个的沟道形成区域中包括结晶硅。
11.一种包括根据权利要求9所述的驱动电路的显示装置。
12.一种包括根据权利要求11所述的显示装置的电子设备。
【文档编号】H01L27/04GK104282687SQ201410327173
【公开日】2015年1月14日 申请日期:2014年7月10日 优先权日:2013年7月10日
【发明者】三宅博之, 丰高耕平, 山崎舜平 申请人:株式会社半导体能源研究所