纳米线晶体管的制作方法
【专利摘要】一种纳米线晶体管，涉及半导体场效应晶体管【技术领域】，其中，晶体管为圆柱形，并且从内到外依次为应变SiGe、硅层、栅氧化层和多晶硅栅极，硅层与应变SiGe沿晶体管中心方向延伸的两端分别为源端和漏端，源端和漏端之间形成沟道区。压应力SiGe应用到纳米线晶体管中，压应力导致空穴能带分裂为重空穴能带，轻空穴能带以及自旋-轨道能带，大多数空穴聚集在能量最低的重空穴能带，并且在这个能带上，空穴有效质量在<100>作为沟道晶向时最小，这样就能提高纳米线晶体管的空穴迁移率，SiGe衬底中沟道采用<100>晶向作为沟道晶向，则可以显著降低寄生电阻，将两者的结合起来，能够大大的提高P型无结晶体管的空穴迁移率和驱动电流，并且减小了寄生电阻。
【专利说明】纳米线晶体管
【技术领域】
[0001]本发明涉及半导体场效应晶体管【技术领域】，尤其涉及一种纳米线晶体管。
【背景技术】
[0002]在摩尔定律的指导下，集成电路半导体器件的尺寸越来越小，但是不能无限缩小，在缩小到一定程度将达到它的物理极限，严重的短沟道效应和栅极泄漏电流将会出现。这对摩尔定律的有效性将是一个挑战。但是人们积极寻找着替代用缩短器件尺寸来提高性能的方法，人们把技术上探索的焦点放到了使用高K材料和探索新型器件结构上，特别是后者，新型的器件结构将是未来半导体器件研究和发展的方向和趋势。硅纳米线晶体管是一种新型器件结构，它是集成电路发展路线图22纳米结束节点下最优希望的竞争者之一。目前国内外初步报道的硅纳米线结构晶体管拥有有益的亚阈值特性、载流子迁移率以及关态特性，能够很好的抑制短沟道效应。较之传统的体硅平面器件，一维准弹道输运的纳米线MOSFET表现出很强的缩小尺寸优势，纳米线晶体管对实现半导体路线图的既定目标将表现出极大的潜力。因为扩大栅包围沟道的面积，从而提高了控制沟道反型电子的能力，减小了MOS器件的短沟道效应，同时避免了缩小器件尺寸中所需要做的栅氧化层厚度的减小，从而也减小了栅极的泄漏电流。
[0003]当MOSFET特征尺寸进入纳米尺度后，载流子迁移率的降低成为限制器件性能的主要因素之一。
[0004]通过在沟道方向施加应力，或者采用不同的衬底晶向，可以在不改变器件集合尺寸的情况下，显著地增强MOSFET的性能。
[0005]对于短沟围栅型纳米线晶体管而言，根据文献“A Unified Carrier-TransportModel for the Nanoscale Surrounding-Gate MOSFET Comprising Quantum - MechanicalEffects”的报道，其电子迁移率是120cm2/V.s,仍然远低于一般长沟平面MOSFET的1300cm2/V*s的电子迁移率。同样的条件下，电子的迁移率接近空穴迁移率的3倍，故短沟围栅型纳米线晶体管和一般长沟平面MOSFET的空穴迁移率分别为40cm2/V *s和433cm2/
V.s，前者只是后者的1/10。故此类围栅型纳米线晶体管亟待解决迁移率过小的问题。
[0006]中国专利(CN102082096A)介绍了一种Ge或SiGe纳米场效应晶体管的制备方法，首先在沉底上的隔离层上形成多晶硅栅；然后形成高K材料的栅介质层，再在栅介质层上淀积SiGe薄膜，对SiGe薄膜进行源漏掺杂后光刻定义出源漏区图形，并各向异性干法刻蚀SiGe薄膜，在多晶硅栅两侧形成SiGe侧墙，同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区，最后对SiGe侧墙进行氧化，去掉表面形成的氧化层，得到Ge纳米线或高Ge含量的SiGe纳米线。
[0007]中国专利(CN102822971A)记载了一种基于纳米级沟道的场效应晶体管中嵌入硅锗源极和漏极应力源的技术，在一方面中，一种制造FET的方法包括以下步骤，提供掺杂的衬底，在所述掺杂的衬底上具有电介质，在所述电介质上设置至少一个硅纳米线。掩蔽所述纳米线的一个或多个部分二使所述纳米线的其他部分暴露，在所述纳米线的暴露的部分上生长外延锗，使所述外延锗与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域，所述SiGe区域在所述纳米线中引入压缩应变，所述掺杂的衬底用作所述FET的栅极，所述纳米线的掩蔽部分用作所述FET的沟道，且嵌入的SiGe区域用作所述FET的源极和漏极区域。
[0008]上述两个专利均未记载有关异质结SiGe与〈100〉晶向作为沟道的晶向结合形成的纳米线晶体管，提高纳米线晶体管的载流子迁移率和驱动电流的技术特征。
【发明内容】
[0009]鉴于上述问题，本发明提供一种纳米线晶体管。
[0010]—种纳米线晶体管，其中，所述晶体管具有一应变SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区，一圆筒状硅层包覆于所述圆柱形衬底外侧；
[0011]于所述源区和漏区之间的硅层表面上包覆一圆筒状栅氧化层，且该栅氧化层的外侧被一多晶娃栅所包覆。
[0012]上述的晶体管，其中，所述硅层使用〈100〉晶向的硅，并由所述源区指向所述漏区。
[0013]上述的晶体管，其中，选用BF2对所述衬底的两端进行掺杂形成源区和漏区，掺杂浓度为le20/cm3。
[0014]上述的晶体管，其中，所述圆柱形衬底中Ge的化学摩尔比为1% -100%。
[0015]行述的晶体管，其中，所述多晶硅栅为圆筒状。
[0016]上述的晶体管，其中，所述衬底材质为P型应变SiGe。
[0017]上述的晶体管，其中，所述SiGe材质具有压应力。
[0018]综上所述，本发明公开的纳米线晶体管，压应力SiGe应用到纳米线晶体管中，压应力导致空穴能带分裂为重空穴能带，轻空穴能带以及自旋-轨道能带，大多数空穴聚集在能量最低的重空穴能带，并且在这个能带上，空穴有效质量在〈100〉作为沟道晶向时最小，这样就能提高纳米线晶体管的空穴迁移率，SiGe衬底中沟道采用〈100〉晶向作为沟道晶向，则可以显著降低寄生电阻，将两者的结合起来，能够大大的提高P型无结晶体管的空穴迁移率和驱动电流，并且减小了寄生电阻。
【专利附图】
【附图说明】
[0019]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0020]图1是本发明晶体管的结构示意图；
[0021]图2是本发明晶体管剖面图。
【具体实施方式】
[0022]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0023]本发明提供一种纳米线晶体管，可应用于半导体场效应晶体管【技术领域】，当使用该晶体管，因为采用SiGe为材料的纳米线晶体管，提高了纳米线晶体管的载流子迁移率和驱动电流。
[0024]本发明的核心思想是采用SiGe作为纳米晶体管的材料，且在栅氧化层和P型应变SiGe之间有一层硅，起到向P型应变SiGe引入应力的作用，这样使空穴能带分裂为重空穴能带，轻空穴能带以及自旋-轨道能带，提高了纳米线晶体管的空穴迁移率。
[0025]在栅氧化层和P型应变SiGe之间有一层硅，起到向P型应变SiGe引入应力的作用，由于Ge的晶格常数比Si大，故SiGe合金在SiGe/Si界面处的晶格常数比Si大，受到压应力，在沟道方向引入压应力，可以提高空穴迁移率。同时，由于SiGe/Si形成的异质结处有SiGe的价带漂移的现象发生，故能够形成空穴的量子势阱，多晶硅栅加上负电压后，在SiGe/Si界面处形成空穴的反型，这个空穴反型层远离氧化硅层，避开了氧化硅界面电荷的库伦散射。应力S1.8Ge0.2的p-MOSFET如果采用〈100〉晶向作为沟道晶向，比〈110〉沟道晶向的应力S1.8Ge0.2的p-MOSFET有着25%的空穴迁移率提高及20%的寄生电阻的降低，而后者已经比Sip-MOSFET有着更优越的迁移率和阈值电压滚落(Threshold VoltageRoll-Off)效应特性。
[0026]实施例1:
[0027]如图1所不为该晶体管的结构，该晶体管具有一 P型应变SiGe材质3的圆柱形衬底，该晶体管SiGe中的Ge的含量是30 %，于该衬底外侧包覆一硅层4，该硅层4起到向p型应变SiGe引入应力的作用，一圆筒状的栅氧化层2包覆在该衬底外侧，并将衬底两端暴露形成源区和漏区，在源区和漏区之间形成该晶体管的沟道区，一圆筒状多晶硅栅I包覆于栅氧化层2外侧，对源区和漏区进行了 BF2施主离子的掺杂，掺杂浓度为le20/cm3。工艺制造时在晶圆上挑选〈100〉晶向的硅和压应变SiGe，并沿轴心线由源区指向漏区(图中所示箭头方向)。如图2所示，圆筒状的围栅结构可以增强栅控能力，有效抑制短沟效应，为晶体管尺寸缩小作出贡献。SiGe作为构成源漏和沟道的材料，由于其晶格常数比Si大，受到压应变，故可以提高载流子的迁移率，减小了寄生电阻。
[0028]实施例2:
[0029]如图1所示为该晶体管的结构,该晶体管具有一 P型应变SiGe材质的圆柱形衬底，该晶体管SiGe中的Ge的含量是20%，于该衬底外侧包覆一硅层4，该硅层起到向p型应变SiGe引入应力的作用，一圆筒状的氧化层2包覆在该衬底外侧，并将衬底两端暴露形成源区和漏区，在源区和漏区之间形成该晶体管的沟道区，一圆筒状多晶硅栅I包覆于栅氧化层2外侧，对源区和漏区进行了 BF2施主离子的掺杂，掺杂浓度为le20/cm3。工艺制造时在晶圆上挑选〈100〉晶向的硅和压应变SiGe，并沿轴心线由源区指向漏区(图中所示箭头方向)。如图2所示，圆筒状的围栅结构可以增强栅控能力，有效抑制短沟效应，为晶体管尺寸缩小作出贡献。SiGe作为构成源漏和沟道的材料，由于其晶格常数比Si大，受到压应变，故可以提高载流子的迁移率，减小了寄生电阻。
[0030]为了得到更好效果的无结晶体管，该晶体管的多晶硅栅长为300_400nm (例如300nm、340nm、350nm 和 400nm);厚度为 70_80nm (例如 73nm、75nm、78nm 和 80nm);由此可见SiGe衬底中沟道区的长度与多晶硅栅的长度是相同的，作为栅氧化层的二氧化硅层厚度为5-10nm(例如5nm、7nm、8nm和1nm);该晶体管的源区、漏区和沟道区的直径为10_15nm(例如10nm、12nm、13nm和15nm),衬底的SiGe的Ge含量化学摩尔比在I % -100%。
[0031]压应力SiGe应用到纳米线晶体管中，压应力导致空穴能带分裂为重空穴能带，轻空穴能带以及自旋-轨道能带，大多数空穴聚集在能量最低的重空穴能带，并且在这个能带上，空穴有效质量在〈100〉作为沟道晶向时最小，这样就能提高纳米线晶体管的空穴迁移率，SiGe衬底中沟道采用〈100〉晶向作为沟道晶向，则可以显著降低寄生电阻，将两者的结合起来，能够大大的提闻P型无结晶体管的空穴迁移率和驱动电流，并且减小了寄生电阻。
[0032]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0033]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种纳米线晶体管，其特征在于，所述晶体管具有一应变SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上外露的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区，一圆筒状硅层包覆于所述圆柱形衬底外侧； 于所述源区和漏区之间的硅层表面上包覆一圆筒状栅氧化层，且该栅氧化层的外侧被一多晶娃栅所包覆。
2.根据权利要求1所述的晶体管，其特征在于，所述硅层使用〈100〉晶向的硅，并由所述源区指向所述漏区。
3.根据权利要求1所述的晶体管，其特征在于，选用BFjt所述衬底的两端进行掺杂形成源区和漏区，掺杂浓度为le20/cm3。
4.根据权利要求1所述的晶体管，其特征在于，所述圆柱形衬底中Ge的化学摩尔比为1% -100%。
5.根据权利要求1所述的晶体管，其特征在于，所述多晶硅栅为圆筒状。
6.根据权利要求1所述的晶体管，其特征在于，所述衬底材质为P型应变SiGe。
7.根据权利要求6所述的晶体管，其特征在于，所述SiGe材质具有压应力。
【文档编号】H01L29/06GK104241370SQ201410375225
【公开日】2014年12月24日 申请日期:2014年7月31日 优先权日:2014年7月31日
【发明者】顾经纶 申请人:上海华力微电子有限公司