一种阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明实施例公开一种阵列基板及其制作方法、显示装置，涉及显示【技术领域】，能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，有利于提高显示装置的解析度、分辨率和开口率。该阵列基板上包括衬底基板以及位于衬底基板上的纵横交错的栅线和数据线，栅线和数据线围成像素单元，像素单元内设置有薄膜晶体管，薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间；阵列基板还包括导电衬垫，位于栅线两侧的栅极绝缘层上设置有对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接。
【专利说明】一种阵列基板及其制作方法、显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] 薄膜晶体管液晶显示装置是一种平面超薄的显示装置，其具有体积小，功耗低、无 辐射等特点，应用十分广泛。
[0003] 具体地，薄膜晶体管液晶显示装置包括阵列基板，示例性地，阵列基板包括衬底基 板以及设置于衬底基板上的纵横交错的栅线和数据线、薄膜晶体管和像素电极等结构。具 体地，薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，其中，栅极绝缘层位于栅极 和有源层之间，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分，以使得栅线和数 据线交叉位置处栅线和数据线之间形成的寄生电容较小，进而使得薄膜晶体管液晶显示装 置的能耗较小。
[0004] 发明人发现，由于栅极绝缘层的厚度较大，使得薄膜晶体管的开态电流较小。为了 使薄膜晶体管具有较大的开态电流，通常薄膜晶体管的沟道的宽长比比较大，进而导致薄 膜晶体管的尺寸较大，不利于提高薄膜晶体管液晶显示装置的解析度、分辨率和开口率。
【发明内容】
[0005] 本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能 够在保证寄生电容不增大的如提下，提商薄I旲晶体管的开态电流，进而有利于提商显不装 置的解析度、分辨率和开口率。
[0006] 为了解决上述技术问题，本发明实施例提供了一种阵列基板，采用如下技术方 案：
[0007] -种阵列基板，包括衬底基板以及位于所述衬底基板上的纵横交错的栅线和数据 线，所述栅线和所述数据线围成像素单元，所述像素单元内设置有薄膜晶体管，所述薄膜晶 体管包括栅极、栅极绝缘层、有源层、源极和漏极，所述栅极绝缘层包括第一栅极绝缘部分 和第二栅极绝缘部分，所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之 间，所述第二栅极绝缘部分位于所述栅极和所述有源层之间；所述阵列基板还包括位于所 述栅线和所述数据线交叉位置处的导电衬垫，位于所述栅线两侧的所述栅极绝缘层上设置 有对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬垫连接。
[0008] 沿垂直于所述栅线的方向上，所述导电衬垫的尺寸大于所述栅线的尺寸。
[0009] 所述薄膜晶体管处的所述第一栅极绝缘部分、所述栅极、所述第二栅极绝缘部分、 所述有源层、同层设置的所述源极和漏极沿远离所述衬底基板的方向上依次设置于所述衬 底基板上；
[0010] 所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第一栅极绝缘部分、所 述栅线、所述第二栅极绝缘部分和所述数据线沿远离所述衬底基板的方向上依次设置于所 述衬底基板上。 toon] 所述薄膜晶体管处的同层设置的所述源极和漏极、所述有源层、所述第二栅极绝 缘部分、所述栅极、所述第一栅极绝缘部分沿远离所述衬底基板的方向上依次设置于所述 衬底基板上，所述数据线通过所述栅极绝缘层上的第二过孔与所述源极连接；
[0012] 所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第二栅极绝缘部分、所 述栅线、所述第一栅极绝缘部分和所述数据线依次设置于所述衬底基板上。
[0013] 所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电常数。
[0014] 所述第一栅极绝缘部分的厚度为1000 A?3000人,所述第二栅极绝缘部分的厚 度为 1000 A?3000 A。
[0015] 本发明实施例提供了一种阵列基板，该阵列基板的栅极绝缘层包括第一栅极绝缘 部分和第二栅极绝缘部分，其中栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第 二栅极绝缘部分位于栅极和有源层之间，进而可以有效提高薄膜晶体管的开态电流。另外， 阵列基板还包括位于栅线和数据线交叉位置处的导电衬垫，位于栅线两侧的栅极绝缘层上 设置有对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，具有此结构的 阵列基板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提 供的阵列基板能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而有 利于提高显示装置的解析度、分辨率和开口率。
[0016] 本发明实施例还提供了一种显示装置，该显示装置包括以上任一种实施方式所述 的阵列基板。
[0017] 为了进一步解决上述技术问题，本发明实施例提供了一种阵列基板的制作方法， 采用如下技术方案：
[0018] -种阵列基板的制作方法包括：
[0019] 在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬 垫；形成所述栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分；
[0020] 所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅 极绝缘部分位于所述栅极和所述有源层之间；
[0021] 所述导电衬垫位于所述栅线和所述数据线交叉位置处，在所述栅线两侧的所述栅 极绝缘层上形成对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导 电衬垫连接。
[0022] 所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬 垫，包括：
[0023] 在所述衬底基板上形成包括所述导电衬垫的图形；
[0024] 在形成了包括所述导电衬垫的图形的所述衬底基板上，形成所述第一栅极绝缘部 分；
[0025] 在形成了所述第一栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图 工艺形成包括所述栅线和所述栅极的图形；
[0026] 在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成第二栅极绝缘 薄膜，经过构图工艺形成所述第二栅极绝缘部分；
[0027] 在形成了所述第二栅极绝缘部分的所述衬底基板上，形成半导体层，经过构图工 艺形成包括所述有源层的图形；
[0028] 经过构图工艺，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的 所述第一过孔；
[0029] 在形成了所述第一过孔的所述衬底基板上，形成源漏极金属层，经过构图工艺形 成包括所述数据线、所述源极和所述漏极的图形，所述数据线与所述栅线交叉于所述导电 衬垫上方，所述数据线通过所述第一过孔与所述导电衬垫连接。
[0030] 所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬 垫，包括：
[0031] 在所述衬底基板上形成源漏极金属层，经过构图工艺形成包括所述源极、所述漏 极和所述导电衬垫的图形；
[0032] 在形成了包括所述源极、所述漏极和所述导电衬垫的图形的所述衬底基板上，形 成半导体层，经过构图工艺形成包括所述有源层的图形；
[0033] 在形成了包括所述有源层的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经 过构图工艺形成所述第二栅极绝缘部分；
[0034] 在形成了所述第二栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图 工艺形成包括所述栅线和所述栅极的图形；
[0035] 在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成所述第一栅极 绝缘部分；
[0036] 经过构图工艺，在所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔和 对应于所述源极的第二过孔；
[0037] 在形成了所述第一过孔和所述第二过孔的所述栅极绝缘层上，形成数据线金属 层，经过构图工艺形成包括所述数据线的图形，所述数据线通过所述第一过孔与所述导电 衬垫连接，通过所述第二过孔与所述源极连接。
[0038] 沉积形成所述第一栅极绝缘部分和所述第二栅极绝缘薄膜，其中，沉积形成所述 第二栅极绝缘薄膜的工艺参数不同于沉积形成所述第一栅极绝缘部分的工艺参数，以使得 经过构图工艺后形成的所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的 介电常数。
[0039] 本发明实施例提供了一种阵列基板的制作方法，该阵列基板的制作方法包括在衬 底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，其中，形成 栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分，栅极位于第一栅极绝缘 部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源层之间，从而使得薄膜 晶体管的栅极和有源层之间仅设置有第二栅极绝缘部分，进而可以有效提高薄膜晶体管的 开态电流。另外，导电衬垫位于栅线和数据线交叉位置处，在栅线两侧的栅极绝缘层上形成 对应于导电衬垫的第一过孔，数据线通过第一过孔与导电衬垫连接，从而可以使得阵列基 板上的寄生电容的大小与现有技术中寄生电容的大小相同，因此，本发明实施例提供的阵 列基板制作方法能够在保证寄生电容不增大的前提下，提高薄膜晶体管的开态电流，进而 有利于提高显示装置的解析度、分辨率和开口率。
【专利附图】
【附图说明】
[0040] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附 图获得其他的附图。
[0041] 图1为本发明实施例中的第一种阵列基板的平面示意图；
[0042] 图2为本发明实施例中图1中的阵列基板的A-A'方向截面示意图；
[0043] 图3为本发明实施例中图1中的阵列基板的B-B'方向截面示意图；
[0044] 图4为本发明实施例中的第二种阵列基板的薄膜晶体管处的截面示意图；
[0045] 图5为本发明实施例中的第二种阵列基板的数据线和栅线交叉位置处的截面示 意图；
[0046] 图6为本发明实施例中的第一种阵列基板的制作流程图；
[0047] 图7为本发明实施例中的第二种阵列基板的制作流程图。
[0048] 附图标记说明：
[0049] 10一衬底基板； 11一栅线； 12-数据线；
[0050] 13-薄膜晶体管； 131-栅极； 132-栅极绝缘层；
[0051] 1321-第一栅极绝缘部1322-第二栅极绝缘部133-有源层；
[0052] 分； 分；
[0053] 134 一源极； 135-漏极； 136-遮光层；
[0054] 137-绝缘层； 14 一导电衬垫；15-第一过孔；
[0055] 16-第二过孔；17-钝化层； 18-像素电极。
【具体实施方式】
[0056] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0057] 实施例一
[0058] 本发明实施例提供了一种阵列基板，能够在保证寄生电容不增大的前提下、提高 薄膜晶体管的开态电流，进而有利于提高显示装置的解析度、分辨率和开口率。
[0059] 具体地，该阵列基板包括衬底基板以及位于衬底基板上的纵横交错的栅线和数据 线，栅线和数据线围成像素单元，像素单元内设置有薄膜晶体管，薄膜晶体管包括栅极、栅 极绝缘层、有源层、源极和漏极，栅极绝缘层包括第一栅极绝缘部分和第二栅极绝缘部分， 栅极位于第一栅极绝缘部分和第二栅极绝缘部分之间，第二栅极绝缘部分位于栅极和有源 层之间。
[0060] 薄膜晶体管开态电流Id的计算公式为：心匕-Fm) 2，其中Cei为栅极 与有源层之间的绝缘层的单位面积的电容值，Cei正比于绝缘层的介电常数，反比于绝缘层 的厚度，μ n为载流子迁移率，W为薄膜晶体管的沟道的宽，L为薄膜晶体管13的沟道的长， Ve为薄膜晶体管的栅极电压，V th为薄膜晶体管的阈值电压。示例性地，如图1所示，阵列基 板上的薄膜晶体管13为底栅型薄膜晶体管时，如图2所示，薄膜晶体管13位置处，第一栅 极绝缘部分1321、栅极131、第二栅极绝缘部分1322、有源层133、同层设置的源极134和漏 极135沿远离衬底基板10的方向上依次设置于衬底基板10上，像素电极18通过贯穿钝化 层17上的过孔与薄膜晶体管13的漏极135连接。此时，栅极131与有源层133之间仅设 置有第二栅极绝缘部分1322,而现有技术中栅极与有源层之间的绝缘层为包括第一栅极绝 缘部分和第二栅极绝缘部分的栅极绝缘层，因此，本发明实施例中的阵列基板上的薄膜晶 体管13的C ei较大，进而使得薄膜晶体管13的开态电流较大，进而使得本发明实施例中的 薄膜晶体管13的宽长比较小，薄膜晶体管13的尺寸较小时，即可满足显示装置对于开态电 流大小的需求，有利于提高显示装置的解析度、分辨率和开口率。
[0061] 如图3所示，阵列基板还包括位于栅线11和数据线12交叉位置处的导电衬垫14， 位于栅线11两侧的栅极绝缘层132上设置有对应于导电衬垫14的第一过孔15,数据线12 通过第一过孔15与导电衬垫14连接。沿垂直于栅线11的方向上，导电衬垫14的尺寸大 于栅线11的尺寸。
[0062] 示例性地，如图1所示，阵列基板上的薄膜晶体管13为底栅型薄膜晶体管时，如图 3所示，在栅线11和数据线12交叉位置处，导电衬垫14、第一栅极绝缘部分1321、栅线11、 第二栅极绝缘部分1322和数据线12沿远离衬底基板10的方向上依次设置于衬底基板10 上。此时，阵列基板上的寄生电容为导电衬垫14、第一栅极绝缘部分1321、栅线11形成的 第一电容Cl以及栅线11、第二栅极绝缘部分1322、数据线12形成的第二电容C2,第一电容 Cl和第二电容C2串联形成电容C，其中，
【权利要求】
1. 一种阵列基板，包括衬底基板以及位于所述衬底基板上的纵横交错的栅线和数据 线，所述栅线和所述数据线围成像素单元，所述像素单元内设置有薄膜晶体管，所述薄膜晶 体管包括栅极、栅极绝缘层、有源层、源极和漏极，所述栅极绝缘层包括第一栅极绝缘部分 和第二栅极绝缘部分，其特征在于， 所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝 缘部分位于所述栅极和所述有源层之间； 所述阵列基板还包括位于所述栅线和所述数据线交叉位置处的导电衬垫，位于所述栅 线两侧的所述栅极绝缘层上设置有对应于所述导电衬垫的第一过孔，所述数据线通过所述 第一过孔与所述导电衬垫连接。
2. 根据权利要求1所述的阵列基板，其特征在于， 沿垂直于所述栅线的方向上，所述导电衬垫的尺寸大于所述栅线的尺寸。
3. 根据权利要求1或2所述的阵列基板，其特征在于， 所述薄膜晶体管处的所述第一栅极绝缘部分、所述栅极、所述第二栅极绝缘部分、所述 有源层、同层设置的所述源极和漏极沿远离所述衬底基板的方向上依次设置于所述衬底基 板上； 所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第一栅极绝缘部分、所述栅 线、所述第二栅极绝缘部分和所述数据线沿远离所述衬底基板的方向上依次设置于所述衬 底基板上。
4. 根据权利要求1或2所述的阵列基板，其特征在于， 所述薄膜晶体管处的同层设置的所述源极和漏极、所述有源层、所述第二栅极绝缘部 分、所述栅极、所述第一栅极绝缘部分沿远离所述衬底基板的方向上依次设置于所述衬底 基板上，所述数据线通过所述栅极绝缘层上的第二过孔与所述源极连接； 所述栅线和所述数据线交叉位置处的所述导电衬垫、所述第二栅极绝缘部分、所述栅 线、所述第一栅极绝缘部分和所述数据线依次设置于所述衬底基板上。
5. 根据权利要求1所述的阵列基板，其特征在于，所述第二栅极绝缘部分的介电常数 大于所述第一栅极绝缘部分的介电常数。
6. 根据权利要求5所述的阵列基板，其特征在于，所述第一栅极绝缘部分的厚度为 1000 A?3000 A,所述第二栅极绝缘部分的厚度为1000 A?3000 A。
7. -种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
8. -种阵列基板的制作方法，其特征在于，包括： 在衬底基板上形成栅线、栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫；形 成所述栅极绝缘层包括形成第一栅极绝缘部分和形成第二栅极绝缘部分； 所述栅极位于所述第一栅极绝缘部分和所述第二栅极绝缘部分之间，所述第二栅极绝 缘部分位于所述栅极和所述有源层之间； 所述导电衬垫位于所述栅线和所述数据线交叉位置处，在所述栅线两侧的所述栅极绝 缘层上形成对应于所述导电衬垫的第一过孔，所述数据线通过所述第一过孔与所述导电衬 垫连接。
9. 根据权利要求8所述的阵列基板的制作方法，其特征在于， 所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包 括： 在所述衬底基板上形成导电衬垫金属层，经过构图工艺形成包括所述导电衬垫的图 形； 在形成了包括所述导电衬垫的图形的所述衬底基板上，形成所述第一栅极绝缘部分； 在形成了所述第一栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺 形成包括所述栅线和所述栅极的图形； 在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成第二栅极绝缘薄 膜，经过构图工艺形成所述第二栅极绝缘部分； 在形成了所述第二栅极绝缘部分的所述衬底基板上，形成半导体层，经过构图工艺形 成包括所述有源层的图形； 经过构图工艺，在所述栅线两侧的所述栅极绝缘层上形成对应于所述导电衬垫的所述 第一过孔； 在形成了所述第一过孔的所述衬底基板上，形成源漏极金属层，经过构图工艺形成包 括所述数据线、所述源极和所述漏极的图形，所述数据线与所述栅线交叉于所述导电衬垫 上方，所述数据线通过所述第一过孔与所述导电衬垫连接。
10. 根据权利要求8所述的阵列基板的制作方法，其特征在于， 所述在衬底基板上形成栅极、栅极绝缘层、有源层、数据线、源极、漏极和导电衬垫，包 括： 在所述衬底基板上形成源漏极金属层，经过构图工艺形成包括所述源极、所述漏极和 所述导电衬垫的图形； 在形成了包括所述源极、所述漏极和所述导电衬垫的图形的所述衬底基板上，形成半 导体层，经过构图工艺形成包括所述有源层的图形； 在形成了包括所述有源层的图形的所述衬底基板上，形成第二栅极绝缘薄膜，经过构 图工艺形成所述第二栅极绝缘部分； 在形成了所述第二栅极绝缘部分的所述衬底基板上，形成栅极金属层，经过构图工艺 形成包括所述栅线和所述栅极的图形； 在形成了包括所述栅线和所述栅极的图形的所述衬底基板上，形成所述第一栅极绝缘 部分； 经过构图工艺，在所述栅极绝缘层上形成对应于所述导电衬垫的所述第一过孔和对应 于所述源极的第二过孔； 在形成了所述第一过孔和所述第二过孔的所述栅极绝缘层上，形成数据线金属层，经 过构图工艺形成包括所述数据线的图形，所述数据线通过所述第一过孔与所述导电衬垫连 接，通过所述第二过孔与所述源极连接。
11. 根据权利要求9或10所述的阵列基板的制作方法，其特征在于， 沉积形成所述第一栅极绝缘部分和所述第二栅极绝缘薄膜，其中，沉积形成所述第二 栅极绝缘薄膜的工艺参数不同于沉积形成所述第一栅极绝缘部分的工艺参数，以使得经过 构图工艺后形成的所述第二栅极绝缘部分的介电常数大于所述第一栅极绝缘部分的介电 常数。
【文档编号】H01L29/786GK104392999SQ201410525371
【公开日】2015年3月4日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】沈奇雨 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司