形成倒装芯片半导体封装的方法

形成倒装芯片半导体封装的方法
【专利摘要】本发明公开了一种用于形成倒装芯片半导体封装的方法。包括：在半导体芯片的焊盘图形上形成铜柱，在所述铜柱远离焊盘图形的一端镀上阻挡层，在所述阻挡层上布置预定量的焊料，所述焊料涂覆有焊剂。提供引线框，在引线框表面镀绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线框的引线。所述半导体芯片倒装在所述引线框上，所述焊料接触所述暴露的引线。当回流时，所述焊料熔化，在所述焊剂的协助下，所述铜柱和所述暴露的引线之间形成焊料互连。回流后在芯片的非主动面贴膜，然后封装，后去掉膜完成倒装芯片半导体封装。通过上述方法芯片的非主动面不被封装材料覆盖，使得形成的倒装芯片半导体封装件有较好的散热效果。
【专利说明】形成倒装芯片半导体封装的方法

【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及在引线框上形成倒装芯片半导体封装的方法。

【背景技术】
[0002]随着时间的推移，半导体封装件正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装件典型的被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装件采用导电的键合金属丝，以将半导体芯片的电极连接到引线框上，而倒装芯片类型的封装件采用安置在半导体芯片电极焊点上的导电凸块，来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装件具有比金属键合类型封装件更短的电连接路径，因而提供了优异的热特性和电特性，以及更小的封装件尺寸，从而使之成为采用GHz频率范围的现代无线通讯应用的一种有利选择。
[0003]在倒装芯片封装过程中，芯片会被封在里面，热量无法传导出来。传统的半导体芯片倒装封装结构大多通过承载板来传导芯片的热量，但会存在以下不足:
[0004]1、传统的半导体芯片倒装封装结构中，芯片悬架于承载板上，而悬着的芯片很难将热充分散出去，进而影响到最终产品的电热性能及可靠性。
[0005]2、传统的半导体引线框架式封装，大多透过封装体中的金属板来传导芯片产生的热量，为了满足高散热需求而增加承载板的面积，一方面会因不同材质间热膨胀率的差异而容易产生应力残余、分层等可靠性问题；另一方面也不符合半导体封装件越来越轻薄短小的趋势发展要求。
[0006]3、传统的半导体封装结构，也有通过选用高导电热塑封材料的方式来提高散热效果，而高导电热塑封材料除了本身的成本价格外，对产品塑封工艺的控制也提出了更高的要求，且散热效果不明显。


【发明内容】

[0007]本发明目的在于提供一种形成倒装芯片半导体封装的方法，克服或至少减少现有技术的上述缺点。
[0008]由此，本发明提供了一种形成倒装芯片半导体封装的方法，包括以下步骤:
[0009]提供半导体芯片，所述半导体芯片的表面上具有焊盘图形；
[0010]在所述焊盘图形上形成铜柱；
[0011]在所述铜柱远离焊盘图形的一端电镀形成阻挡层；
[0012]在所述阻挡层上布置预定量的焊料；
[0013]在焊料的表面涂敷焊剂；
[0014]提供引线框，所述引线框的表面具有引线；
[0015]在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；
[0016]将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线；
[0017]回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间；
[0018]在所述芯片的非主动(non-active)面贴膜；
[0019]封装所述倒装芯片半导体器件；以及
[0020]去掉膜。
[0021]可选的，所述膜的材料为树脂。
[0022]可选的，所述膜的厚度不小于所述芯片厚度的三分之一。
[0023]可选的，所述铜柱高度为10微米?90微米，直径为20微米?150微米。
[0024]可选的，所述焊料高度为10微米?45微米。
[0025]可选的，所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部分所述引线。
[0026]可选的，所述绝缘层的相互分离的部分的形状为圆形或者方形。
[0027]可选的，每个所述开口的面积均大于其所对应的所述铜柱的横截面积。
[0028]可选的，所述绝缘层的厚度为5微米?10微米。
[0029]可选的，所述方法还包括在形成绝缘层的步骤前在引线框表面形成银层或者银合金层的步骤。
[0030]可选的，所述银层或者银合金层全部或部分覆盖所述弓I线。
[0031]可选的，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层中的所述开口的面积。
[0032]可选的，所述银层或者银合金层的分离部分的形状为圆形或者方形。
[0033]可选的，所述方法还包括在形成绝缘层的步骤后在所述开口中形成锡层或锡合金层的步骤。
[0034]可选的，所述锡层或锡合金层的厚度小于所述绝缘层的厚度。
[0035]可选的，所述方法还包括在回流所述焊料的步骤后的清洁步骤。
[0036]可选的，所述方法还包括在所述清洁步骤之后，包封所述半导体芯片的至少一部分和所述引线框的至少一部分以形成半导体封装的步骤。
[0037]可选的，所述方法还包括在所述包封步骤之后，从引线框单独分出半导体封装的步骤。
[0038]与现有技术相比，本发明具有以下优点:
[0039]本发明通过上述方法形成芯片非主动面裸露的倒装芯片半导体封装结构，使得半导体封装结构的散热性强，结构简单，适用性强。

【专利附图】

【附图说明】
[0040]图1为形成倒装芯片半导体封装的方法的工艺流程图；
[0041]图2A-2D为本发明第一实施方案工艺过程中部分引线框和半导体芯片的剖面图；
[0042]图3A-3D为本发明第二实施方案工艺过程中部分引线框和半导体芯片的剖面图；以及
[0043]图4A-4D为本发明第三实施方案工艺过程中部分引线框和半导体芯片的剖面图。

【具体实施方式】
[0044]为了使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】作进一步的详细描述。
[0045]在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
[0046]针对上述缺陷，本发明提供了一种形成倒装芯片半导体封装的方法。
[0047]下面结合附图进行详细的说明。为了便于描述，在附图中仅仅示出了引线框的一部分和半导体芯片的一部分。但是本领域的技术人员应该明白，下面描述的形成倒装芯片半导体封装的工艺流程可以应用于形成倒装芯片半导体封装的半导体芯片上所有的铜柱和引线框上所有的连接位置。
[0048]参考图1第一实施方案提供了一种形成倒装芯片半导体封装的方法。包括:
[0049]步骤S101，提供半导体芯片，该半导体芯片的的表面焊盘上形成铜柱；
[0050]步骤S102，在铜柱远离焊盘图形的一端涂覆阻挡层；
[0051]步骤S103，在阻挡层表面布置预定量的焊料；
[0052]步骤S104，在焊料表面涂覆焊剂；
[0053]步骤S105，提供引线框，在引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线；
[0054]步骤S106，将半导体芯片放置在所述引线框上，焊剂接触被所述开口暴露的部分的所述引线；
[0055]步骤S107，回流半导体芯片和引线框组件以在铜柱和被所述开口暴露的部分的所述引线之间形成焊料互连；
[0056]步骤S108，在所述芯片的非主动面贴膜；
[0057]步骤S109，用复合剂包封组件后去除膜。
[0058]下面结合剖面结构图具体说明本发明实施例中的步骤。图2A-2D为本发明第一实施方案工艺过程中部分引线框和半导体芯片的剖面图。
[0059]首先执行步骤S101，提供半导体芯片201，所述半导体芯片201的表面焊盘上形成铜柱202。如图2A所示所述铜柱202从所述半导体芯片201的焊盘(未示出)上伸出。在所述半导体芯片201上形成铜柱202的工艺可以使用任何本领域技术人员所公知的在晶片表面形成凸起的技术。本实施例中所述铜柱202高度为10微米?90微米，直径为20微米?150微米。控制所述铜柱202的高度，可以保证较高的成品率。
[0060]然后执行步骤S102，在所述铜柱202远离焊盘图形的一端涂覆阻挡层203。如图2A所示所述阻挡层203采用电镀的方式涂敷在所述铜柱远离焊盘图形的表面。所述阻挡层203的材质通常为镍。
[0061]接着执行步骤S103，在所述阻挡层203表面布置预定量的焊料204。本工艺可以通过本领域技术人员所公知的各种技术布置所述焊料204。如图2A所示本实施例中所述焊料204以焊球的形式电镀或者附加在所述铜柱202远离焊盘图形一端的表面。布置在每个所述铜柱202的阻挡层203的端上焊料量是预订的，并且无论采用什么工艺布置焊料，该工艺必须保证预定量焊料布置在每个所述阻挡层203上。本实施例采用比焊料印刷工艺具有低工艺变化流程的电镀工艺，此工艺可以保证布置的焊料量被很好地控制并且在所述半导体芯片201上更均匀。布置的焊料量取决于多种因素，可以包括:所述焊料204类型，所述铜柱202的直径或横截的面积、所述开口 209的面积、所述半导体芯片201的质量、所述铜柱202的数目、回流所述焊料204时的回流外形、回流所述焊料204和所述铜柱202的预期最终尺寸以及焊剂205的类型。在回流过程中，当所述焊料204处于熔融状态时，所述焊料204的这些被调节的量有利地允许布置的所述焊料204留在所述铜柱202周围及所述开口209处。本发明实施例中所述焊料204高度为10微米?45微米，优选高度为35微米。所述焊料204的高度决定回流后焊料互连210的高度。
[0062]接着执行步骤S104，在所述焊料204表面涂覆焊剂205。如图2A所示本实施例中所述焊剂205涂覆整个所述焊球表面。本实施例中涂覆焊剂通过暂时将具有所述焊料204的所述半导体芯片201浸入所述焊剂205的储存器中来实现。在升高温度时，所述焊剂205清洁它涂覆的表面以增强所述焊料204的粘附力。清洁的表面包括所述焊料204和被所述开口 209暴露的部分的引线框的表面。
[0063]接着执行步骤S105，提供引线框206，所述引线框206的表面具有引线。在所述引线框206表面上形成绝缘层208，所述绝缘层208具有形成与所述铜柱202位置对应的开口209，所述开口 209暴露部分的所述引线。如图2A所示本实施例中所述开口 209表面积大于所述铜柱202的横截面积。所述绝缘层的厚度为5微米?10微米。所述绝缘层208可以覆盖全部引线，也可以包括多个相互分离的部分，每个所述部分均具有所述开口 209以暴露部分所述引线。所述绝缘层208的相互分离的部分的形状为圆形或者方形。本发明所述绝缘层208可以用任何适合倒装芯片封装的绝缘材料制成，例如使用聚酰亚胺或高温绝缘材料。形成工艺可以使用任何本领域技术人员所公知的形成绝缘层的技术。
[0064]接着执行步骤S106，将所述半导体芯片201倒装在所述引线框206上，所述焊剂204接触被所述开口 209暴露的部分的引线。如图2A所示本实施例中所述焊剂204浸润或粘附在被所述开口 209暴露的部分的引线上，为下一步做准备。
[0065]接着执行步骤S107，回流所述半导体芯片201和所述引线框组件，以在所述铜柱202和被所述开口 209暴露的部分的引线之间形成焊料互连210。如图2B所示加热回流过程中，所述焊剂205清洁所述引线框206上的被所述开口 209暴露的部分的所述引线，所述焊料204变为融熔状态，融熔的所述焊料204流到清洁的被所述开口 209暴露的部分的引线框表面，并粘附到被所述开口 209暴露的部分的引线上，以在每个所述铜柱202和相应的被所述开口 209暴露的部分的引线之间形成所述焊料互连210。预定量的焊料204决定所述焊料互连210的形成，所述开口 209进一步限制了所述焊料204流走，从而确保所述焊料204保持在所述开口 209处。
[0066]本发明有利的减少了所述焊料204从连接位置流走，从而提高所述铜柱202和引线框之间的耦合，减少不良接触，同时也减少引线间的短路；更多的所述焊料204在所述开口 209处，从而增加了所述铜柱202和所述引线框206之间耦连的机械强度，得以制造更可靠的电连接。
[0067]接着执行步骤S108，在所述芯片201的非主动面贴膜212。如图2B所示，所述膜212的材料为树脂。本发明对树脂的种类并无特殊的限制，为本领域技术人员所熟知的树脂即可。所述膜的厚度不小于所述芯片201厚度的三分之一，优选不小于所述芯片201厚度的二分之一。
[0068]最后执行步骤S109,用复合剂包装封组件,后去除I旲。如图2C所不在回流之后，当使用普通焊剂时，清洁组件，以去除任何过量的所述焊剂205，再用模制复合剂211包封组件，以在所述引线框206上制造倒装芯片半导体封装(未示出)。另外，当使用没有清洁的所述焊剂205时，不需要清洁步骤。如图2D所示封装后去除膜212。
[0069]本发明通过上述方法形成芯片非主动面裸露的倒装芯片半导体封装结构，使得半导体封装结构的散热性强，结构简单，适用性强。
[0070]最后将倒装芯片半导体封装单分出来。如本领域技术人员所公知的，在单分步骤之前，可能有形成外部引线和测试半导体芯片的功能性的附加步骤。
[0071]图3A-3D为本发明第二实施方案工艺过程中部分引线框和半导体芯片的剖面图。
[0072]第二实施方案与第一实施方案基本相似于图1的工艺流程，除了在引线框206表面形成绝缘层208前在所述引线框206表面镀上或印刷上银层或银合金层207。如图3A-3D所示，其为了方便起见，图3A-3D中使用图2A-2D中所示的相同的参考标号来指示。所述银层或银合金层207可以全部或部分覆盖所述引线。当覆盖部分引线时，所述银层或者银合金层207包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱202的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层208中的所述开口209的面积。所述银层或者银合金层207的分离部分的形状为圆形或者方形。。本实施例中为银层，且覆盖全部的引线。所述银层207可以增加所述引线框206与所述铜柱202之间的粘合力，起到防止焊料从连接位置流走的作用。需要说明的是银合金层也起到同样的作用。其余工艺流程同第一实施方案，在此不再赘述。
[0073]图4A-4D为本发明第三实施方案工艺过程中部分引线框和半导体芯片的剖面图。
[0074]第三实施方案与第一实施方案基本相似于图1的工艺流程，除了所述绝缘层208部分覆盖所述引线框206的表面，且在引线框206表面形成绝缘层后在所述开口内镀上或印刷上锡层或锡合金层207a。如图4A-4D所示，其为了方便起见，图4A-4D中使用图2A-2D中所示的相同的参考标号来指示。所述锡层或锡合金层207a厚度小于所述绝缘层208的厚度。本实施例中为锡层，所述锡层可以增加所述引线框206与所述铜柱202之间的粘合力，起到防止焊料从连接位置流走的作用。需要说明的是锡合金层代替锡层和/或所述绝缘层208覆盖所述引线框206的全部表面也起到同样的作用。其余工艺流程同第一实施方案，在此不再赘述。
[0075]本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明精神和范围内，都可以利用上述揭示的方法和技术内容对本发明的技术方案作出可能的变动和修改，因此，凡是未脱离本发明技术内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均属于本发明技术方案要求保护的范围。
【权利要求】
1.一种用于形成倒装芯片半导体封装的方法，其特征在于，包括: 提供半导体芯片，所述半导体芯片的表面具有焊盘图形； 在所述焊盘图形上形成铜柱； 在所述铜柱远离所述焊盘图形的一端电镀形成阻挡层； 在所述阻挡层上布置预定量的焊料； 在焊料的表面涂敷焊剂； 提供引线框，所述引线框的表面具有引线； 在所述引线框的表面形成绝缘层，所述绝缘层具有与铜柱位置对应的开口，分别暴露部分的所述引线； 将所述半导体芯片倒装在所述引线框上，其中所述焊料接触被所述开口暴露的部分的所述引线； 回流所述焊料，在所述铜柱和被所述开口暴露的部分的所述引线之间形成导电互连，回流后的所述焊料位于所述铜柱和被所述开口暴露的部分的所述引线之间； 在所述芯片的非主动面贴膜； 封装所述倒装芯片半导体器件；以及 去掉膜。
2.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述膜的材料为树脂。
3.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述膜的厚度不小于所述芯片厚度的三分之一。
4.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述铜柱高度为10微米?90微米，直径为20微米?150微米。
5.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述焊料高度为10微米?45微米。
6.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层包括多个相互分离的部分，每个所述部分均具有所述开口暴露部分所述引线。
7.如权利要求6所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层的相互分离的部分的形状为圆形或者方形。
8.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，每个所述开口的面积均大于其所对应的所述铜柱的横截面积。
9.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述绝缘层的厚度为5微米?10微米。
10.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在形成绝缘层的步骤前在引线框表面形成银层或者银合金层的步骤。
11.如权利要求10所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层全部或部分覆盖所述弓I线。
12.如权利要求10所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于在后续工艺中待形成的所述绝缘层中的所述开口的面积。
13.如权利要求11所述的形成倒装芯片半导体封装的方法，其特征在于，所述银层或者银合金层的分离部分的形状为圆形或者方形。
14.如权利要求1所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在形成绝缘层的步骤后在所述开口中形成锡层或锡合金层的步骤。
15.如权利要求14所述的形成倒装芯片半导体封装的方法，其特征在于，所述锡层或锡合金层的厚度小于所述绝缘层的厚度。
16.如权利要求1至15中任意一项所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在回流所述焊料的步骤后的清洁步骤。
17.如权利要求16所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在所述清洁步骤之后，包封所述半导体芯片的至少一部分和所述引线框的至少一部分以形成半导体封装的步骤。
18.如权利要求17所述的形成倒装芯片半导体封装的方法，其特征在于，所述方法还包括在所述包封步骤之后，从引线框单独分出半导体封装的步骤。
【文档编号】H01L21/60GK104392940SQ201410606692
【公开日】2015年3月4日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】石磊 申请人:南通富士通微电子股份有限公司