一种用于图形化衬底的掩膜的制作方法

本发明属于微电子加工技术领域，具体涉及一种用于图形化衬底的掩膜。

背景技术：

图形化衬底(Patterned Sapphire Substrate，以下简称PSS)技术是目前较为主流的提高LED器件出光效率的方法，通常包括以下步骤：先在衬底上生长用于干法刻蚀的掩膜，接着将掩膜刻出图形，接着再采用干法刻蚀技术对存在掩膜图形的衬底进行刻蚀，最后去掉掩膜，以得到图形化的衬底。

图1a和图1b分别为掩膜采用光刻工艺刻出图形后的两种形貌；图1c为掩膜采用压印工艺刻出图形后的形貌；请一并参阅图1a～图1c，通过将掩膜10刻出图形，使得掩膜10被划分成多个微单元11，并且，目前，在PSS中通常采用图1a～图1c所示的每个微单元11的纵切面为矩形的掩膜，或者说，每个微单元的侧壁与底面之间角度为直角的掩膜。

在实际应用中，PSS采用上述结构的掩膜，不仅需要主刻蚀步骤，还需要过刻蚀步骤，主刻蚀步骤主要用于实现刻蚀PSS，过刻蚀步骤主要用于实现修饰PSS图形的侧壁，以消除微单元侧壁上出现的拐角，因此，PSS的工艺时间为主刻蚀步骤和过刻蚀步骤的工艺时间之和，主刻蚀步骤的工艺时间一般在20分钟左右，过刻蚀步骤的工艺时间一般在17分钟左右，使得PSS的工艺时间一般在37分钟左右，因而使得工艺时间较长，从而造成产率和经济效益低；并且，由于过刻蚀步骤的工艺较长，容易影响片内刻蚀均匀性，从而造成工艺质量差。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种用于图形化衬底的掩膜，不仅可以减少PSS的工艺时间，而且还可以简化工艺步骤以及避免过刻蚀步骤的工艺时间较长和下电极功率较大造成的工艺均匀性差的问题。

为解决上述问题之一，本发明提供了一种用于图形化衬底的掩膜，所述掩膜上刻有图形化衬底用的图形，以实现所述掩膜被划分成多个微单元，每个所述微单元的侧壁和底面之间的倾斜角度为锐角，以降低图形化衬底工艺过程中侧壁上拐角的最高高度。

优选地，所述倾斜角度的范围在60°～85°。

进一步优选地，所述倾斜角度的范围在65°～80°。

其中，每个所述微单元的纵切面的形状为梯形或三角形。

其中，每个所述微单元的侧壁为平面或曲面。

其中，所述掩膜采用光刻工艺制成。

优选地，所述掩膜采用压印工艺制成。

其中，所述掩膜包括光刻胶掩膜。

本发明具有以下有益效果：

本发明提供的用于图形化衬底的掩膜，其微单元的倾斜角度为锐角，这与现有的微单元的倾斜角度为直角相比，微单元的底面边界越容易暴露在刻蚀环境中，这使得主刻蚀步骤的过程中容易刻蚀该微单元的底面，在较短的时间实现微单元的底宽开始收缩，使得拐角的最高高度较低，因而也就不需要较长时间甚至不需要进行过刻蚀步骤来消除该拐角，从而不仅可以减少PSS的工艺时间，而且还可以简化工艺步骤以及避免过刻蚀步骤的工艺时间较长和下电极功率较大造成的工艺均匀性差的问题。

附图说明

图1a为掩膜采用光刻工艺刻出图形后的一种形貌；

图1b为掩膜采用光刻工艺刻出图形后的另一种形貌；

图1c为掩膜采用压印工艺刻出图形后的形貌；

图2为本发明实施例提供的第一种用于图形化衬底的掩膜的形貌图；

图3为本发明实施例提供的第二种用于图形化衬底的掩膜的形貌图；

图4为采用现有技术的掩膜进行PSS的多个工作状态形貌图；

图5为采用图3所示的掩膜进行PSS的多个工作状态形貌图；以及

图6为压印模板的结构示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的用于图形化衬底的掩膜进行详细描述。

图2为本发明实施例提供的第一种用于图形化衬底的掩膜的形貌图。图3为本发明实施例提供的第二种用于图形化衬底的掩膜的形貌图。请一并参阅图2和图3，本实施例提供的用于图形化衬底的掩膜20，掩膜20上刻有图形化衬底用的图形，以实现掩膜20划分成多个微单元21，每个微单元21的侧壁和底面之间的倾斜角度A为锐角，以降低图形化衬底工艺过程中侧壁上拐角的最高高度，具体地，掩膜20包括光刻胶掩膜。

下面详细描述本发明实施例提供的用于图形化衬底的掩膜解决现有技术中存在的问题的工作原理。具体地，请参阅图4，在衬底S上生长有现有的掩膜10，采用主刻蚀步骤(ME)进行的5分钟之内，主要完成PSS的刻蚀深度，并未出现微单元11的底宽开始收缩；在主刻蚀步骤进行的10分钟之内，也主要是完成PSS的刻蚀深度，并未出现微单元11的底宽开始收缩；在主刻蚀步骤进行10分钟和15分钟之内，微单元11的底宽开始收缩，使得PSS的侧壁上开始出现拐角12，拐角12的最高高度一般为1μm，所谓高度是指拐角12所在位置相对于PSS的底面之间的距离，所谓最高高度为刚开始出现拐角12时的高度；为实现消除最高高度为1μm的拐角12，在进行主刻蚀步骤20分钟之后，再进行过刻蚀步骤(OE)17分钟，可以获得实际所需的三角形形貌的图形化衬底，如图3中所示。

针对在PSS中应用现有的掩膜10的情况进行分析：由上可知，需要经过较长的时间微单元11的底宽才开始收缩，使得拐角12的最高高度较高，也就是说，拐角12的最高高度相对PSS的底面较高，因而就需要时间较长的过刻蚀步骤进行修饰，从而造成PSS的工艺时间长。

基于上述原因，为解决现有技术中存在的上述问题，就应该在较短的时间内实现微单元21的底宽开始收缩，使得拐角的最高高度较低，因而也就不需要较长时间甚至不需要进行过刻蚀步骤来消除该拐角。采用本发明实施例提供的用于图形化衬底的掩膜20，微单元21的倾斜角度A为锐角，这与现有的微单元11的倾斜角度为直角相比，微单元21的底面边界越容易暴露在刻蚀环境中，因而使得在主刻蚀步骤的过程中容易刻蚀该微单元21的底面，从而可以在较短的时间实现微单元21的底宽开始收缩。

下面通过实验证明在PSS中应用本发明提供的掩膜可以实现在较短时间内微单元的底宽开始收缩。具体地，图5为采用图3所示的掩膜进行PSS的多个工作状态形貌图；请参阅图5，在PSS过程中，主刻蚀步骤的参数包括：腔室压力范围在2～3mT；上电极功率范围在1800～2200W；下电极功率范围在100～500W；刻蚀气体包括BCl3和CHF3，刻蚀气体的气流量范围在60～150sccm。从图5可以看出：采用主刻蚀步骤(ME)进行的10分钟之内，微单元21的底宽就开始收缩，开始出现拐角22，拐角22的最高高度相对较低；继续进行主刻蚀步骤，直至25分钟，也就可以获得实际所需形貌的图形化衬底。

由上可知，采用本发明实施例提供的掩膜20，可以实现在10分钟内微单元21的底宽就开始收缩，使得拐角22的最高高度较低，仅需要主刻蚀步骤进行25分钟即可获得预设深度的PSS和消除拐角22，不需要再进行过刻蚀步骤，从而不仅可以减少PSS的工艺时间，而且还可以简化工艺步骤以及避免过刻蚀步骤的工艺时间较长和下电极功率较大造成的工艺均匀性差的问题。

优选地，在本实施例中，倾斜角度A的范围在60°～85°，这使得在满足PSS的情况下，微单元21的底面边界越容易暴露在刻蚀环境中，因此就更容易刻蚀到该微单元的底面，从而可以更容易在较短的时间内微单元21的底宽开始收缩。进一步优选地，倾斜角度A的范围在65°～80°。

并且，如图4所示，每个微单元21的侧壁为曲面，但是，本发明并不局限于此，在实际应用中，每个微单元21的侧壁还可以为平面，如图2所示，图2所示的掩膜20和图4所示的掩膜20相比，图2所示掩膜20的微单元21的底面边界越容易暴露在刻蚀环境，从而可以更容易地实现微单元21的底宽在较短的时间内开始收缩。

在本实施例中，如图2所示，每个微单元21的纵切面的形状为梯形，当然，在实际应用中，每个微单元21的纵切面的形状还可以为三角形或者其他由直线或曲线串接形成的不规则图形。

另外，在本实施例中，图4所示的掩膜20采用光刻工艺制成，并且是在光刻机曝光焦点偏出机台景深时进行的光刻工艺。但是，在实际应用中，本发明实施例提供的掩膜20还可以采用压印工艺制成，采用压印工艺不仅可以实现掩膜20的微单元21的侧壁为平面，还可以根据需求实现掩膜20的微单元21的侧壁为曲面。具体地，如图6所示，为实现掩膜20的微单元21侧壁为平面(如图2所示)，在压印模板30设置有与该掩膜20配合的凹部31，再借助压印设备和工艺对掩膜进行加工，具体加工方式与现有技术相类似，在此不再赘述。

需要说明的是，在实际应用中，为获得不同尺寸的三角形形貌的PSS，则应在保证该微单元21的倾斜角度A为锐角的条件下，设置微单元21的底宽和高度。

还需要说明的是，尽管本实施例的实验过程中不需要进行过刻蚀步骤，但是，本发明并不局限于此，在实际应用中，可以根据实际需求进行较短时间的过刻蚀步骤，并且，过刻蚀步骤的的参数包括：腔室压力范围在1.5～3mT；上电极功率范围在1800～2200W；下电极功率范围在500～700W；刻蚀气体包括BCl3，BCl3的气流量范围在60～150sccm。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。