一种阵列基板及显示装置制造方法
【专利摘要】本实用新型公开了一种阵列基板及显示装置，用以消除栅线和数据线上的电压随时间变化引起的瞬时电磁信号对像素电极上的电压造成干扰。本实用新型提供的阵列基板包括：位于衬底基板上的栅线和数据线，以及栅线和数据线围设而成的像素单元，其特征在于，还包括：位于所述栅线和数据线至少之一的上方与所述栅线和数据线相绝缘的屏蔽电极。
【专利说明】-种阵列基板及显示装置
【技术领域】
[0001] 本实用新型涉及显示【技术领域】，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002] 显示技术迅速发展，并成为目前工业界的新星和经济发展的亮点。高画质显示是 各位厂家不断追求的目标。
[0003] 无论是液晶显示【技术领域】还是有机发光显示【技术领域】，一般地，显示装置包括设 置有像素阵列的基板，像素阵列包括呈矩阵分布的像素和呈行列式分布的栅线和数据线。
[0004] 由于栅线和数据线上的电压信号为交流电压信号，即栅线和数据线中的电压信号 随时间不断变化，不断变化的电压信号会引起瞬时电磁信号，瞬时电磁信号会对像素中的 像素电极上的电压造成干扰，降低图像的显示质量。 实用新型内容
[0005] 本实用新型实施例提供一种阵列基板及显示装置，用以消除栅线和数据线上的电 压随时间变化引起的瞬时电磁信号对像素电极上的电压造成干扰。
[0006] 为实现上述目的，本实用新型实施例提供的阵列基板，包括：位于衬底基板上的栅 线和数据线，以及栅线和数据线围设而成的像素单元，还包括：位于所述栅线和数据线至少 之一的上方与所述栅线和数据线相绝缘的屏蔽电极。
[0007] 较佳地，还包括：位于所述衬底基板上的公共电极线；
[0008] 所述屏蔽电极与所述公共电极或公共电极线电性相连。
[0009] 较佳地，所述公共电极线和所述屏蔽电极位于不同层且通过过孔电性相连。
[0010] 较佳地，每一像素单元所在区域设置有一个所述过孔。
[0011] 较佳地，还包括：位于所述衬底基板上的像素电极，所述屏蔽电极与所述像素电极 位于同一层。
[0012] 较佳地，所述像素电极和屏蔽电极为材质相同的透明导电电极。
[0013] 较佳地，所述栅线、公共电极线和数据线采用金属或合金制作而成。
[0014] 较佳地，所述屏蔽电极位于所述栅线上方，所述屏蔽电极覆盖所述栅线；或
[0015] 所述屏蔽电极位于所述数据线上方，所述屏蔽电极覆盖所述数据线；或
[0016] 所述屏蔽电极位于所述栅线和数据线上方，所述屏蔽电极覆盖所述栅线和数据 线。
[0017] 较佳地，还包括位于所述栅线和数据线交叉区域的薄膜晶体管，所述屏蔽电极还 位于所述薄膜晶体管上方。
[0018] 本实用新型实施例提供一种显示装置，包括上述阵列基板。
[0019] 本实用新型实施例提供的阵列基板，包括：位于衬底基板上的栅线和数据线，以及 栅线和数据线围设而成的像素单元，还包括：位于所述栅线和数据线至少之一的上方与所 述栅线和数据线相绝缘的屏蔽电极。所述屏蔽电极可以消除栅线和数据线上的电压随时间 变化引起的瞬时电磁信号对像素电极上的电压造成干扰，提高图像的显示质量。
【专利附图】
【附图说明】
[0020] 图1为本实用新型实施例提供的阵列基板俯视示意图；
[0021] 图2为图1在A1-A2向的截面示意图；
[0022] 图3为为包括公共电极线的阵列基板的俯视示意图；
[0023] 图4为图3在A1-A2向的截面示意图；
[0024] 图5为图3在B1-B2向的截面图；
[0025] 图6为本实用新型实施例提供的包括薄膜晶体管的阵列基板俯视示意图。
【具体实施方式】
[0026] 本实用新型实施例提供了一种阵列基板及显示装置，用以消除栅线和数据线上的 电压随时间变化引起的瞬时电磁信号对像素电极上的电压造成干扰。
[0027] 本实用新型实施例提供的阵列基板可以适用于液晶显示【技术领域】和有机发光显 示【技术领域】，例如，可以适用于扭曲向列型（TN)、高级超维场转换（、ADS)，及平面内开关 (IPS)型，或垂直对准平面内开关（VA-IPS)型等模式的显示装置。
[0028] 以下将以TN模式的显示装置为例结合图1和图2对本实用新型实施例提供的技 术方案进行具体说明。
[0029] TN模式的显示装置包括设置有公共电极的彩膜基板和设置有像素电极的阵列基 板；
[0030] 参见图1，为本实用新型实施例提供的阵列基板俯视示意图；参见图2为图1在 A1-A2向的截面示意图；
[0031] 阵列基板包括：
[0032] 位于衬底基板1上的栅线10和数据线30,以及栅线10和数据线30围设而成的像 素单元（图1和图2中未示出）；
[0033] 还包括：位于栅线10和数据线30至少之一的上方与栅线10和数据线30相绝缘 的屏蔽电极41。
[0034] 屏蔽电极41保证与栅线10、数据线30绝缘，且覆盖栅线10和/或数据线30的全 部或部分的前提下，具体位置不限。
[0035] 屏蔽电极41覆盖的区域不限，至少有以下几种实施方式。
[0036] 方式一：屏蔽电极41仅覆盖栅线10的一部分或全部；
[0037] 方式二：屏蔽电极41仅覆盖数据线30的一部分或全部；
[0038] 方式三：屏蔽电极41覆盖栅线10的一部分或全部，以及覆盖数据线30的一部分 或全部；方式三包括四种实施方式：屏蔽电极41覆盖栅线10的一部分，覆盖数据线30的 全部；屏蔽电极41覆盖栅线10的全部，覆盖数据线30的一部分；屏蔽电极41覆盖栅线10 的一部分，覆盖数据线30的一部分；屏蔽电极41覆盖栅线10的全部，覆盖数据线30的全 部；
[0039] 优选地，屏蔽电极41覆盖栅线10的全部，覆盖数据线30的全部，换句话说，屏蔽 电极41位于栅线10上方，屏蔽电极41覆盖栅线10 ;或屏蔽电极41位于数据线30上方， 屏蔽电极41覆盖数据线30 ;或屏蔽电极41位于栅线10和数据线30上方，屏蔽电极41覆 盖栅线10和数据线30。该方案可以屏蔽栅线和数据线中随时间变化的电压信号，避免所述 电压信号与像素电极之间产生瞬时电磁信号对像素电极的影响，当然也可以避免栅线和数 据线中随时间变化的电压信号对其他功能结构的影响，其他功能结构例如具有磁性或导电 粒子的黑矩阵或阵列基板所在显示装置中的其他例如触摸功能结构的影响。由于栅线和数 据线距离像素电极的距离相对近一些，对像素电极的影响或干扰较大。
[0040] 当屏蔽电极仅覆盖栅线和数据线至少之一中的一部分也可以减弱栅线和数据线 中随时间变化的电压信号产生瞬时电磁信号对像素电极的影响。
[0041] 图1所示的阵列基板显示屏蔽电极41覆盖栅线10的全部，以及覆盖数据线30全 部；
[0042] 参见图1，栅线和数据线交叉的区域设置有薄膜晶体管TFT50,薄膜晶体管TFT的 栅极与栅线相连，源极与数据线相连，漏极与像素电极相连；因此，屏蔽电极41除了位于 栅线10和/或数据线30上方，还位于薄膜晶体管TFT50上方，即屏蔽电极41还包括覆盖 TFT50的部分。这是因为，数据线上的数据信号和栅线中的栅极开启关闭信号经过TFT时也 会与像素电极产生瞬时电磁信号，对像素电极的电压也会造成干扰。
[0043] 参见图2,衬底基板1上包括栅线10和栅极11，栅线10和栅极11上的栅极绝缘 层12,栅极绝缘层12上的有源层13、源极31、漏极32 ;源极31、漏极32上的钝化层14,钝 化层14上的屏蔽电极41和像素电极42 ;
[0044] 屏蔽电极41包括位于栅线10正上方的部分、位于源极31和数据线（图2未示 出）正上方的部分，并且，优选地，屏蔽电极41完全覆盖栅线10和/或数据线。
[0045] 图2所示的阵列基板以顶栅型TFT为例说明，本实用新型所述TFT不限于为顶栅 型，可以为任何适用于显示领域的TFT结构，例如底栅型、双栅型等结构。
[0046] 图2所示的阵列基板，由于像素电极42与漏极32位于不同层，因此二者通过第一 过孔35相连。
[0047] 本实用新型所述屏蔽电极上的电压为恒定电压，具体实施时可以通过外接一个电 压源为其提供电压，本实用新型为了简化电路结构，避免通过外接一个电压源对其他电路 造成设计的影响或电信号上的影响，优选地，提出以下技术方案：
[0048] 图1所示的阵列基板，还包括：位于衬底基板上公共电极线；
[0049] 所述公共电极线用于与像素电极形成存储电容。
[0050] 参见图3,为包括公共电极线20的阵列基板的俯视示意图，公共电极线20的其中 一种设置方式为：
[0051] 公共电极线20与栅线10平行设置相距较近且保持绝缘。
[0052] 参见图4,为图3在A1-A2向的截面示意图，优选地，公共电极线20与栅线10同层 设置。
[0053] 优选地，屏蔽电极41与公共电极线20在垂直方向具有正对交叠面。
[0054] 优选地，屏蔽电极41与公共电极线20电性相连。更优选地，屏蔽电极41与公共 电极线20通过过孔相连。如图3中，屏蔽电极41与公共电极线20通过第二过孔36相连。
[0055] 参见图5,以屏蔽电极41与公共电极线20通过过孔相连为例说明，图5为图3在 B1-B2向的截面图；
[0056] 屏蔽电极41通过第二过孔36与公共电极线20相连。
[0057] 第二过孔36的设置位置不限，一种优选方案为：在每一像素电极的附近设置一个 第二过孔，由于像素电极呈阵列式分布，因此第二过孔优选设置在每一像素电极附近相同 的位置，使得的第二过孔在阵列基板上的排列也呈阵列式分布。
[0058] 另一种优选方案为：间隔两个、三个或多个像素电极设置一个第二过孔，更优选 地，第二过孔的设置位置满足在阵列基板上的排列也呈阵列式分布。
[0059] 如图2、图4、图5所示，阵列基板上设置有像素电极42,优选地，屏蔽电极41与像 素电极42位于同一层，二者保持绝缘，这样可以简化整个阵列基板的结构；
[0060] 屏蔽电极的材料不限，可以为金属、合金或金属氧化物导电层，可以为透明或非透 明的导电层。
[0061] 优选地，像素电极42和屏蔽电极41的制作材料相同。
[0062] 更优选地，像素电极42和屏蔽电极41为材质相同的透明导电电极，例如铟锡氧化 物ΙΤ0或银锌氧化物ΙΖ0等。
[0063] 栅线、公共电极线和数据线的制作材料不限，优选地，所述栅线、公共电极线和数 据线采用金属或合金制作而成。
[0064] 例如，栅线、公共电极线和数据线分别可以由铜（Cu)，铝（A1)，钥（Mo)，钛（Ti)，铬 (Cr),鹤（W)等中至少之一的金属材料制备。
[0065] 栅线可以是单层结构，也可以采用多层结构，多层结构优选可以为Mo\Al\Mo，Ti\ Cu\Ti，MoTi\Cu 等。
[0066] 优选地，栅线和公共电极线位于同一层，更优选地，栅线和数据线采用相同的材料 制作而成，同种材料制作时可以通过同一次构图工艺完成，不但简化了阵列基板的结构，还 简化了各功能膜层的制作工艺流程。
[0067] 此外，本实用新型图4或图5所示的栅极绝缘层12的制作材料不限，优选可以采 用氮化硅或氧化硅制作；栅极绝缘层12的结构不限，优选可以为单层结构、多层结构，多层 结构可以为氧化硅/氮化硅双层结构。
[0068] 本实用新型图4或图5所示的有源层13的制作材料不限，例如可以采用非晶硅， 或氧化物半导体材料制作。
[0069] 本实用新型图4或图5所示的钝化层14的材料不限，例如可以采用无机物如氮化 硅,也可以采用有机物如树脂。
[0070] 以下将简单说明本实用新型实施例提供的阵列基板的制作方法，以图6所示的阵 列基板为例说明，阵列基板制作方法包括以下步骤：
[0071] 步骤一：首先通过溅射（sputter)法在衬底基板上沉积导电层，例如金属层，如 A1 ;在所述导电层上依次涂覆光刻胶，曝光显影，刻蚀，形成的栅线10,栅极11和公共电极 线20的图形。
[0072] 步骤二：通过化学气相沉积法（PECVD)沉积栅极绝缘层，如氮化硅层。
[0073] 步骤三：通过化学气相沉积法（PECVD)沉积半导体层，例如通过PECVD法沉积非晶 硅（a-Si)层；或者通过sputter沉积氧化物半导体（IGZ0);在所述半导体层上的涂覆光刻 胶，曝光显影，刻蚀，形成有源层的图形。
[0074] 步骤四：通过sputter ?贱射沉积法，在步骤三的基础上沉积一层金属层，如A1层， 涂覆光刻胶，曝光显影，刻蚀，形成数据线30,源极31和漏极32的图形。
[0075] 步骤五：通过PECVD法沉积钝化层，例如沉积氮化硅层，或者通过涂覆法涂覆一层 树脂层；接着在钝化层上涂覆光刻胶，曝光显影，刻蚀，形成第一过孔35和第二过孔36 ;第 一过孔35露出薄膜晶体管的漏极，第二过孔36暴露出公共电极线。
[0076] 步骤六：通过Sputter法溉射透明金属氧化物导电层，如ΙΤ0,在所述透明金属氧 化物导电层上涂覆光刻胶，曝光显影，刻蚀，形成钝像素电极42和屏蔽电极41的图形；像素 电极42通过第一过孔35与薄膜晶体管漏极电性连接；屏蔽电极41通过第二过孔36与公 共电极线20电性连接；屏蔽电极41位于栅线10和数据线30的上方。
[0077] 本实用新型上述实施例以公共电极设置在彩膜基板上为例说明。在上述实施例上 的变型实施例还包括：公共电极设置在阵列基板上与像素电极同层设置或不同层设置，其 余结构与上述实施例和附图中描述的内容类似。当所述公共电极设置在阵列基板上时，显 示装置的显示模式至少包括ADS、IPS，或VA-IPS等模式，这里不再赘述。
[0078] 本实用新型实施例还提供一种显示装置，包括所述阵列基板，因所述阵列基板为 设置有屏蔽电极的阵列基板，包括该阵列基板的显示装置在显示图像时，像素电极的电压 不受栅线和数据线信号的干扰，图像的显示效果更佳。所述显示装置可以为TN、ADS、IPS， 或VA-IPS等模式的显示装置。
[0079] 综上所述，本实用新型实施例提供的阵列基板，包括：位于衬底基板上的栅线和数 据线，以及栅线和数据线围设而成的像素单元，还包括：位于所述栅线和数据线至少之一的 上方与所述栅线和数据线相绝缘的屏蔽电极。所述屏蔽电极可以消除栅线和数据线上的电 压随时间变化引起的瞬时电磁信号对像素电极上的电压造成干扰，提高图像的显示质量。
[0080] 显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用 新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及 其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
【权利要求】
1. 一种阵列基板，包括：位于衬底基板上的栅线和数据线，以及栅线和数据线围设而 成的像素单元，其特征在于，还包括：位于所述栅线和数据线至少之一的上方与所述栅线和 数据线相绝缘的屏蔽电极。
2. 根据权利要求1所述的阵列基板，其特征在于，还包括：位于所述衬底基板上的公共 电极线； 所述屏蔽电极与所述公共电极线电性相连。
3. 根据权利要求2所述的阵列基板，其特征在于，所述公共电极线和所述屏蔽电极位 于不同层且通过过孔电性相连。
4. 根据权利要求3所述的阵列基板，其特征在于，每一像素单元所在区域设置有一个 所述过孔。
5. 根据权利要求1所述的阵列基板，其特征在于，还包括：位于所述衬底基板上的像素 电极，所述屏蔽电极与所述像素电极位于同一层。
6. 根据权利要求5所述的阵列基板，其特征在于，所述像素电极和屏蔽电极为材质相 同的透明导电电极。
7. 根据权利要求2所述的阵列基板，其特征在于，所述栅线、公共电极线和数据线采用 金属或合金制作而成。
8. 根据权利要求1所述的阵列基板，其特征在于，所述屏蔽电极位于所述栅线上方，所 述屏蔽电极覆盖所述栅线；或 所述屏蔽电极位于所述数据线上方，所述屏蔽电极覆盖所述数据线；或 所述屏蔽电极位于所述栅线和数据线上方，所述屏蔽电极覆盖所述栅线和数据线。
9. 根据权利要求1所述的阵列基板，其特征在于，还包括位于所述栅线和数据线交叉 区域的薄膜晶体管，所述屏蔽电极还位于所述薄膜晶体管的上方。
10. -种显示装置，其特征在于，包括权利要求1-9任一所述的阵列基板。
【文档编号】H01L27/02GK203883006SQ201420312931
【公开日】2014年10月15日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】程鸿飞, 乔勇, 先建波, 李文波, 李盼 申请人:京东方科技集团股份有限公司