一种基于emmc芯片的bga封装装置制造方法
【专利摘要】本实用新型公开了一种基于EMMC芯片的BGA封装装置，属于BGA封装装置，本实用新型要解决的技术问题为接线简便、线路信号质量好。技术方案为：EMMC芯片包括如下引脚：data0、data1、data2、data3、data4、data5、data6、data7、RST、CLK、CMD以及若干NC，data3在B2位置，使用线缆与A2的NC引脚连接；data4在B3位置，使用线缆与C3、D2、D1的3个NC引脚连接；data5在B4位置，使用线缆与E3、F2、F1的3个NC引脚连接；data6在B5位置，使用线缆与F3、G2、G1的3个NC引脚连接；data7在B6位置，使用线缆与B7、A8的2个NC引脚连接；RST在K5位置，使用线缆与M10、N10、P10的3个NC引脚连接；CLK在M6位置，使用线缆与M9、N9、P9的3个NC引脚连接；CMD在M5位置，使用线缆与N7、P8的2个NC引脚连接。
【专利说明】—种基于EMMC芯片的BGA封装装置
【技术领域】
[0001]本实用新型涉及一种BGA封装装置，具体地说是一种基于EMMC芯片的BGA封装装置。
【背景技术】
[0002]EMMC 芯片，为采用 EMMC 规格的芯片。eMMC (Embedded Multi Media Card)为 MMC协会所订立的、主要是针对手机或平板电脑等产品的内嵌式存储器标准规格。eMMC的一个明显优势是在封装中集成了一个控制器，它提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。这些特点对于希望通过缩小光刻尺寸和降低成本的NAND供应商来说，同样的重要。
[0003]BGA的全称是Ball Grid Array (球栅阵列结构的PCB)，它是集成电路采用有机载板的一种封装法。它具有:①、封装面积少、功能加大，引脚数目增多；③、PCB板溶焊时能自我居中，易上锡、可靠性高、电性能好，整体成本低等特点。
[0004]EMMC芯片体积比较小，在进行BGA封装时，接线困难。且由于每个引脚之间的距离过小，从间隔中打孔穿线，导致影响了线路信号质量。
实用新型内容
[0005]本实用新型的技术任务是针对以上不足之处，提供一种接线简便、线路信号质量好的一种基于EMMC芯片的BGA封装装置。
[0006]本实用新型解决其技术问题所采用的技术方案是:
[0007]一种基于EMMC芯片的BGA封装装置，EMMC芯片包括如下引脚:data0、datal、data2、data3、data4、data5、data6、data7、RST, CLK, CMD 以及若干 NC，EMMC 芯片的各引脚呈14排、14列的方队排列，将每一排从下至上标记为阿拉伯数字I至14排，每一列从左至右分别标记为英文字母A、B、C、D、E、F、G、H、J、K、L、M、N、P列，data3在B2位置，使用线缆与A2位置的NC引脚连接，且线缆穿过上述NC引脚；data4在B3位置，使用线缆分别与C3、D2、Dl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data5在B4位置，使用线缆分别与E3、F2、F1位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data6在B5位置，使用线缆分别与F3、G2、Gl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data7在B6位置，使用线缆分别与B7、A8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚；RST在K5位置，使用线缆分别与MlO、NlO、PlO位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CLK在M6位置，使用线缆分别与M9、N9、P9位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CMD在M5位置，使用线缆分别与N7、P8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚。
[0008]EMMC芯片采用东芝型号为THGBM5G5A1JBAIR的芯片。
[0009]EMMC芯片D4、C5位置为空位。这两个位置没有引脚。
[0010]本实用新型的一种基于EMMC芯片的BGA封装装置和现有技术相比，具有以下优占-
^ \\\.
[0011]1、不需要在EMMC芯片打孔进行穿线BGA封装，保证了线路信号质量；
[0012]2、利用了 EMMC芯片的一些空闲NC引脚作为穿线，保证了在有限的空间内最合理的走线。
【专利附图】
【附图说明】
[0013]下面结合附图对本实用新型进一步说明。
[0014]附图1为一种基于EMMC芯片的BGA封装装置的引脚结构图。
【具体实施方式】
[0015]下面结合附图和具体实施例对本实用新型作进一步说明。
[0016]实施例1:
[0017]本实用新型的一种基于EMMC芯片的BGA封装装置，EMMC芯片包括如下引脚:dataO、datal、data2、data3、data4、data5、data6、data7、RST> CLK> CMD 以及若干 NC, EMMC芯片的各引脚呈14排、14列的方队排列，将每一排从下至上标记为阿拉伯数字I至14排，每一列从左至右分别标记为英文字母A、B、C、D、E、F、G、H、J、K、L、M、N、P列，data3在B2位置，使用线缆与A2位置的NC引脚连接，且线缆穿过上述NC引脚；data4在B3位置，使用线缆分别与C3、D2、D1位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data5在B4位置，使用线缆分别与E3、F2、Fl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data6在B5位置，使用线缆分别与F3、G2、Gl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data7在B6位置，使用线缆分别与B7、A8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚；RST在K5位置，使用线缆分别与M10,N10,PlO位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CLK在M6位置，使用线缆分别与M9、N9、P9位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CMD在M5位置，使用线缆分别与N7、P8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚。
[0018]实施例2:
[0019]本实用新型的一种基于EMMC芯片的BGA封装装置，EMMC芯片包括如下引脚:dataO、datal、data2、data3、data4、data5、data6、data7、RST> CLK> CMD 以及若干 NC, EMMC芯片的各引脚呈14排、14列的方队排列，将每一排从下至上标记为阿拉伯数字I至14排，每一列从左至右分别标记为英文字母A、B、C、D、E、F、G、H、J、K、L、M、N、P列，data3在B2位置，使用线缆与A2位置的NC引脚连接，且线缆穿过上述NC引脚；data4在B3位置，使用线缆分别与C3、D2、D1位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data5在B4位置，使用线缆分别与E3、F2、Fl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data6在B5位置，使用线缆分别与F3、G2、Gl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data7在B6位置，使用线缆分别与B7、A8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚；RST在K5位置，使用线缆分别与M10,N10,PlO位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CLK在M6位置，使用线缆分别与M9、N9、P9位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CMD在M5位置，使用线缆分别与N7、P8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚。
[0020]EMMC芯片采用东芝型号为THGBM5G5A1JBAIR的芯片。
[0021]EMMC芯片D4、C5位置为空位。这两个位置没有引脚。
[0022]通过上面【具体实施方式】，所述【技术领域】的技术人员可容易的实现本实用新型。但是应当理解，本实用新型并不限于上述的2种【具体实施方式】。在公开的实施方式的基础上，所述【技术领域】的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
【权利要求】
1.一种基于EMMC芯片的BGA封装装置，其特征在于EMMC芯片包括如下引脚:dataO、datal、data2、data3、data4、data5、data6、data7、RST> CLK> CMD 以及若干 NC, EMMC 芯片的各引脚呈14排、14列的方队排列，将每一排从下至上标记为阿拉伯数字I至14排，每一列从左至右分别标记为英文字母八、8、(:、0^、6、!1、1、1(、1^]\1、队？列，data3在B2位置，使用线缆与A2位置的NC引脚连接，且线缆穿过上述NC引脚；data4在B3位置，使用线缆分别与C3、D2、Dl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data5在B4位置，使用线缆分别与E3、F2、Fl位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data6在B5位置，使用线缆分别与F3、G2、G1位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；data7在B6位置，使用线缆分别与B7、A8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚；RST在K5位置，使用线缆分别与M10、NlO, PlO位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CLK在M6位置，使用线缆分别与M9、N9、P9位置的3个NC引脚连接，且线缆穿过上述3个NC引脚；CMD在M5位置，使用线缆分别与N7、P8位置的2个NC引脚连接，且线缆穿过上述2个NC引脚。
2.根据权利要求1所述的一种基于EMMC芯片的BGA封装装置，其特征在于EMMC芯片采用东芝型号为THGBM5G5A1JBAIR的芯片。
3.根据权利要求1所述的一种基于EMMC芯片的BGA封装装置，其特征在于EMMC芯片D4、C5位置为空位。
【文档编号】H01L23/48GK204067339SQ201420498360
【公开日】2014年12月31日 申请日期:2014年9月1日 优先权日:2014年9月1日
【发明者】袁迪 申请人:浪潮软件集团有限公司