技术总结
本发明揭示了一种半导体测试结构的制备方法，包括：提供一待测芯片，所述待测芯片包括自下至上依次层叠的衬底、栅极层以及多层互连层；从最顶层的互连层开始进行剥离，去除金属线厚度在大于2μm的所述互连层；从所述衬底的下表面标记所述目标栅极下方的有源区的位置；对所述衬底制备凹孔，所述凹孔暴露出所述目标栅极或所述目标栅极下方的有源区对应的连接孔；在所述衬底的下表面制备一金属层，所述金属层至少覆盖所述凹孔的内壁；以及去除暴露出的所述互连层中的至少部分电介质层，露出所述暴露出的互连层中的金属线。本发明还提供一种该半导体测试结构的测试方法。使用该半导体测试结构可以方便的完成电子束吸收电流的高电阻短路的测试。
技术研发人员：赖李龙;朱灵;张琦;李楠
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
文档号码：201510264660
技术研发日：2015.05.21
技术公布日：2017.01.04