温测组件的封装方法、盖体结构及其制造方法与流程

下列叙述是有关于一种封装方法，特别是有关于温测组件的封装方法以及单片形成(monolithic)的盖体结构。

背景技术：

目前，红外线(IR)视频摄影机已经被应用于记录及贮存连续的热影像，在红外线(IR)视频摄影机中包含温测芯片，其包含温度传感组件数组(array)，每一温度传感组件数组可根据其接收到的红外线辐射能量而对应地改变其电阻值，因此每一温度传感组件数组的电阻值改变可对应热能量的强弱，每一温度传感组件数组便可产生热影像。

温测芯片设置在基座上，然后以盖体与基座封装，而且为了避免封装空间中产生热对流而影响温度传感组件数组所传感的热能量，封装空间维持在真空状态，而温度传感组件数组的灵敏度与封装空间的真空程度有关。

对于抽真空的过程，封装腔室体积越小越有利于抽真空的速度。但是在现有技术中，温测芯片需要放置在基座中，基座必须有一定的空间，所以，封装腔室体积不易缩小。

技术实现要素：

有鉴于上述问题，本申请的目的是提供一种温测组件的封装方法，以有效提高温测组件的封装速率。

有鉴于上述问题，本申请的另一目的是提供一种温测组件的封装方法，以有效降低封装体积提高温测组件的真空度。

基于上述目的，本申请提供一种温测组件的封装方法，包含下列步骤。首先，提供盖板，其第一表面上具有多个封装结构图案，每一 个封装结构图案可包含多个岛状体以及环状平台(bonding ring)。在盖板中形成多个蚀刻保护区域。在每一个封装结构图案上形成热吸收层结构以及热电阻层。蚀刻热吸收层结构以产生多个开槽，其暴露热电阻层；在热吸收层结构以及岛状体上形成第一金属层，第一金属层通过开槽电接触热电阻层。在环状平台上形成第二金属层。在封装结构图案上形成多个穿槽以暴露盖板。通过穿槽对盖板进行蚀刻，以在热吸收层结构下方形成槽穴，并由蚀刻保护区域形成支撑柱。提供衬底，并在衬底上形成芯片、多个电接触点，以及至少一个焊接区。最后，在真空中将盖板的第一表面朝向芯片，覆盖衬底，将多个岛状体上的多个第一金属层与多个电接触点相焊接，以及将环状平台上的第二金属层与至少一个焊接区相焊接。

优选地，热吸收层结构包含热吸收层以及保护层，在热电阻层形成于热吸收层上，而保护层形成于热电阻层上，而封装方法更包含蚀刻保护层以产生多个开槽。

优选地，热吸收层结构包含第一热吸收层以及第二热吸收层，热电阻层形成于第一热吸收层以及第二热吸收层之间，而封装方法更包含蚀刻第二热吸收层以产生多个开槽。

基于上述目的，本申请再提供一种温测组件的封装方法，包含下列步骤。提供盖板，盖板具有凹槽，凹槽内有多个支撑柱结构。在凹槽中填入牺牲材料并进行蚀刻，以形成多个封装结构图案，每一个封装结构图案可包含多个岛状体以及环状平台。在封装结构图案上形成热吸收层结构以及热电阻层。蚀刻热吸收层结构以产生多个开槽以暴露热电阻层。在热吸收层结构以及岛状体上形成第一金属层，金属层通过开槽电接触热电阻层。在环状平台上形成第二金属层。在封装结构图案上形成多个穿槽以暴露牺牲材料。通过多个穿槽对牺牲材料进行蚀刻，以在热吸收层结构下方形成槽穴以及保留多个支撑柱结构。提供衬底，并在衬底上设置芯片、多个电接触点，以及至少一焊接区。 最后，在真空中将盖板上具有多个封装结构图案的表面朝向芯片，覆盖衬底，且将多个岛状体上的第一金属层与电接触点相焊接，以及将环状平台第二金属层与至少一个焊接区相焊接。

优选地，热吸收层结构包含热吸收层以及保护层，在热电阻层形成于热吸收层上，而保护层形成于热电阻层上，而封装方法更包含蚀刻保护层以产生多个开槽。

优选地，热吸收层结构包含第一热吸收层以及第二热吸收层，热电阻层形成于第一热吸收层以及第二热吸收层之间，而封装方法更包含蚀刻第二热吸收层以产生多个开槽。

基于上述目的，本申请再提供一种用于芯片封装的盖体结构的制造方法，其包含下列步骤提供盖板，其第一表面上具有多个封装结构图案，每一封装结构图案可包含多个岛状体以及环状平台。在盖板中形成多个蚀刻保护区域。在封装结构图案上形成辅助层结构以及反应作用层。蚀刻辅助层结构以产生多个开槽，以暴露反应作用层。在辅助层结构以及岛状体上形成第一金属层，第一金属层通过多个开槽电接触反应作用层。在环状平台上形成第二金属层。在封装结构图案上形成多个穿槽，以暴露盖板。最后，通过多个穿槽，对盖板进行蚀刻，以在辅助层结构下方形成槽穴，而多个蚀刻保护区域形成多个支撑柱，由此以形成盖体结构。

基于上述目的，本申请再提供一种用于芯片封装的盖体结构的制造方法，其包含下列步骤提供盖板，盖板具有凹槽，凹槽内有多个支撑柱结构。在凹槽中填入牺牲材料并进行蚀刻，以形成多个封装结构图案，每一封装结构图案可包含多个岛状体以及环状平台。在封装结构图案上形成辅助层结构以及反应作用层。蚀刻辅助层结构以产生多个开槽，以暴露反应作用层。在辅助层结构以及岛状体上形成第一金属层，第一金属层通过多个开槽电接触反应作用层。在环状平台上形成第二金属层。在封装结构图案上形成多个穿槽，以暴露牺牲材料。 最后，通过多个穿槽对牺牲材料进行蚀刻，以在辅助层结构下方形成槽穴以及保留多个支撑柱结构，由此以形成盖体结构。

优选地，辅助层结构包含热吸收层以及保护层，反应作用层可为热电阻层，在热电阻层形成于热吸收层以及保护层之间，而多个开槽穿透保护层。

优选地，辅助层结构包含第一热吸收层以及第二热吸收层，反应作用层可为热电阻层，热电阻层形成于第一热吸收层以及第二热吸收层之间，而多个开槽穿透第二热吸收层。

基于上述目的，本申请再提供一种用于封装的盖体结构，其包含盖板、辅助层结构、反应作用层、第一金属层以及第二金属层。盖板具凹槽，而凹槽中具有至少一个支撑柱以及环状平台。辅助层结构的第一表面可连接至少一个支撑柱，使反应作用层结构悬浮设置于凹槽上，辅助层结构的相对于第一表面的第二表面上具有多个岛状体以及凹陷区，在凹陷区中有多个开槽。反应作用层设置于辅助层结构中并由多个开槽所暴露。第一金属层形成于辅助层结构上并通过多个开槽电接触反应作用层。第二金属层形成于环状平台上。

优选地，辅助层结构包含热吸收层以及保护层，反应作用层可为热电阻层，在热电阻层形成于热吸收层以及保护层之间，而多个开槽穿透保护层。

优选地，辅助层结构包含第一热吸收层以及第二热吸收层，反应作用层可为热电阻层，热电阻层形成于第一热吸收层以及第二热吸收层之间，而多个开槽穿透第二热吸收层。

附图说明

本申请的上述及其它特征及优势将通过参照附图详细说明其例示性实施例而变得更显而易见，其中：

图1为根据本申请的用于芯片封装的盖体结构的制造方法的第一实施例的流程图。

图2A至图2J为根据本申请的用于芯片封装的盖体结构的制造方法的第一实施例的各个步骤的示意图。

图3为根据本申请的温测组件的封装方法的第一实施例的部分流程图。

图4A至图4B为本申请的温测组件的封装方法的第一实施例的部分示意图。

图5为根据本申请的用于芯片封装的盖体结构的制造方法的第二实施例的流程图。

图6A至图6J为本申请的温测组件的封装方法的第二实施例的部分示意图。

图7为本申请的盖体结构的第一实施例的俯视图。

图8为本申请的盖体结构的其它实施例的俯视图。

图9为本申请的盖体结构的其它实施例的俯视图。

附图标记说明

10、70： 盖板

11： 封装结构图案

12、712： 岛状体

13、713： 环状平台

131： 悬浮结构

15： 蚀刻保护区域

16： 第一表面

17： 凹槽

19： 牺牲材料

20： 热吸收层结构

21： 开槽

22、23： 热吸收层

30： 热电阻层

40： 第一金属层

41： 第二金属层

42： 保护层

50： 穿槽

51： 槽穴

52、72： 支撑柱

60： 衬底

61： 芯片

62： 电接触点

63： 焊接区

AA’： 剖面线

S10～S16： 步骤流程

具体实施方式

于此使用，词汇“和/或”包含一或多个相关条列项目的任何或所有组合。当“至少一个”的叙述前缀于组件清单前时，修饰整个清单组件而非修饰清单中的个别组件。

参阅图1以及图2A至图2J，其分别为根据本申请的用于芯片封装的盖体结构的制造方法的第一实施例的流程图以及各个步骤的示意图。图中，制造方法包含下列步骤。步骤S10提供盖板10，其第一表面16上具有多个封装结构图案11，每一封装结构图案11可包含多个岛状体12以及环状平台(bonding ring)13，如图2A所示。

在步骤S11，在盖板10中形成多个蚀刻保护区域15以限定岛状体支撑柱以及环状平台焊接区，如图2B所示。实施上，可在特定位置植入渗杂(doping)可抑制蚀刻速率的材料，由此形成蚀刻保护区域15。

在步骤S12，在封装结构图案11上形成热吸收层结构20(请见图2)以及反应作用层。实施上，反应作用层设置于热吸收层结构20 之间。而反应作用层可包含光电转换层、焦电材料层或是热电阻层。在此实施例中以热电阻层30作为反应作用层的举例来进行说明。

热吸收层结构20可用多种示例来实现，第一种示例如图2B至图2F所示，先在盖板10上形成第一热吸收层22，接着在第一热吸收层22上形成热电阻层30，接着对热电阻层30进行蚀刻，只保留在岛状体12之间限定为像素区域中的热电阻层30。接着，在第一热吸收层22以及热电阻层30上形成第二热吸收层23，第二热吸收层23覆盖热电阻层30，由此以完成热吸收层结构20。

在其它示例中，也可用有保护效果的保护层来取代第二热吸收层23，以缓冲应力。此外，保护层也可同时具有吸收热的功能。在其它示例中，第一热吸收层22、第二热吸收层23或是保护层可具有单层结构或是多层结构，可依需要而搭配设计。

实施上，热吸收层可使用氮化硅(SixNy)来形成，保护层可使用二氧化硅(SiO2)来形成，热电阻层可使用氧化钒(VOx)或非晶(a-Si)。

在步骤S13，蚀刻热吸收层结构20以产生多个开槽21，每一个开槽21暴露热电阻层30，如图2G所示。接着，在步骤S14，在热吸收层结构20以及岛状体12上形成第一金属层40，以及在环状平台13上形成第二金属层41。第一金属层40通过多个开槽21电接触热电阻层30，如图2H所示。实施上，第一金属层40与第二金属层41可为相同金属或是相异的金属；此外，第一金属层40或第二金属层41可为单层结构或是多层结构。优选地，第一金属层40及第二金属层42上可进一步形成保护层42，保护层42只露出第一金属层40及第二金属层42，作为后续与芯片电连接与环状焊接的部份。

此外，环状平台13上也可有第一金属层40，但第一金属层40在第二金属层41下方。实施上，第一金属层40以及第二金属层41上再增加形成其它保护层，以避免金属氧化。

在步骤S15，在封装结构图案11上形成多个穿槽50，多个穿槽50暴露盖板10。如图2I所示，穿槽50穿过热吸收层结构20以及热电阻层30。

在步骤S16中通过多个穿槽50对盖板10进行蚀刻，以在热吸收层结构20下方形成槽穴51，而多个蚀刻保护区域15形成多个支撑柱52，如图2J所示，所完成的盖体结构为悬浮结构。

请参阅图3以及图4A至图4B，其根据本申请的温测组件的封装方法的第一实施例的部分流程图。此流程接续于步骤S10至步骤S17所制造出的盖体结构。

在步骤S31，提供衬底60，且衬底60包含多个芯片61、多个电接触点62，以及多个焊接区63，如图4A所示。实施上，衬底60的芯片61可为讯号读取线路设计芯片(Read act integrate circuit)，芯片61上可设有金属反射层，优选地，可为薄的金属反射层。

在步骤S32，在真空中将盖体结构的第一表面16朝向芯片61以覆盖衬底60，且多个岛状体12对应电接触点62，环状平台13对应至少一个焊接区63。接着，并将岛状体12上的第一金属层40与电接触点62相焊接，将环状平台13上的第二金属层41与至少一个焊接区63相焊接，如图4B所示，以形成芯片封装结构。实施上，热电阻层30到芯片61的上表面的反射层之间隔长度为所侦测红外线的1/4波长。

此外，在现有技术中，芯片和悬浮结构一起形成，之后再切割而放到陶瓷槽座内，所以吸气剂(getter)只能放在盖体或陶瓷槽座。但是在本申请的封装方法中，吸气剂可形成在芯片61的表面，或是盖体结构的内侧面，进而增加可能的设置空间。

如此，热电阻层30、金属层40在盖板10上为整体沉积形成，未经过焊接/黏接。

相对于传统的封装方法，本申请的封装方法将盖体与悬浮结构一 起做成晶圆级盖体，再直接将晶圆级的封装盖体，焊接于设有芯片的衬底上，所以不需要载体便可进行封装，能有效缩小封装面积以及体积，因此需要抽真空的体积比较小，可以大幅提高抽真空的效率以及封装真空度。

此外，在习知技艺中，芯片与悬浮结构一同在衬底上形成，但是在本申请的封装方法，芯片与悬浮结构分开形成，因此可以各自进行制程优化，同时也可以减少彼此所使用的材料条件之间的影响。例如，在现有技术中，先形成芯片然后再形成悬浮结构，为了避免芯片在悬浮结构的制程中因为高温而损坏，因此悬浮结构的制程温度受限于芯片的可承受温度，所以能选择的制程方法就受到限制。而在本申请中，芯片与悬浮结构分开形成，可避免彼此的影响，所以可选择更多种悬浮结构的制程方法，进一步提高悬浮结构的良率。

芯片与悬浮结构分开形成的另一优点在于可避免芯片与悬浮结构的良率彼此影响。在现有技术中，芯片与悬浮结构中其中一个坏了则整个都不能用；若是分开制造，甚至可以搭配基座芯片及盖板衬底的配对良率以提高芯片封装的整体良率。

举例来说，当芯片与悬浮结构同在衬底上形成时，由于悬浮结构的制程温度受限于芯片的可承受温度，所以能选的制程有限，加上芯片与悬浮结构中其中一个坏了则整个都不能用，所以假设芯片的良率为90％，而悬浮结构仅能采用良率60％的制程，则整体可能的良率为54％(即90％*60％)；但是，如果是分开形成，则悬浮结构可选择良率80％的制程，再搭配芯片的良率为90％，所以整体的良率有机会可以提高到72％，若分别选择良率更高的制程，整体良率则可望达到80％以上。

请参阅图5以及图6A至图6J，其分别绘示本申请的用于芯片封装的盖体结构的制造方法的第二实施例的流程图，以及部分示意图。

第二实施例与第一实施例的主要差异在于，第二实施例中步骤 S80提供盖板70，其具有凹槽77，凹槽77内有多个支撑柱结构72，如图6A所示。接着在步骤S81，在凹槽77中填入牺牲材料19并进行蚀刻，以形成多个封装结构图案71，每一个封装结构图案71可包含多个岛状体712以及环状平台713，如第6B图所示。

接着，步骤S82至步骤S84与第一实施例的步骤S12至步骤S14相似，故在此不再赘述。而图6C至图6H的说明也请参考第一实施例的说明。

在步骤S85，在封装结构图案71上形成多个穿槽50，多个穿槽50暴露牺牲材料19。接着在步骤S86，通过多个穿槽50对牺牲材料19进行蚀刻，将牺牲材料19蚀刻移除，而在热吸收层结构20下方形成槽穴51以及保留多个支撑柱结构，由此将热吸收层结构20悬浮支撑于盖板70上，以形成盖体结构。

至于第二实施例的盖体结构覆盖于芯片上的后续封装流程皆与第一实施例相同，故在此不再赘述。

请参阅图7，其为本申请的盖体结构的第一实施例的俯视图。图中显示盖体结构上可一次形成多个悬浮结构131，而每一个悬浮结构131都由环状平台13所环绕，并对应于芯片61每一个像素的位置，而各悬浮结构131之间无封装墙。而图2A到图2J，以及图6A到图6J为沿着图7中剖面线AA’所取得。

请参阅图8为本申请的盖体结构的其它实施例的俯视图。图中，本申请的盖体结构上也形成有多个悬浮结构131，且各悬浮结构131设计为针对传感芯片61的每一个像素都有相对应的悬浮结构131，且不同像素之间共享环状平台13。如此，可提升像素的分辨率，并简化制作个别环状平台13所需的制程。

图9例是本申请的盖体结构的其它实施例的俯视图。图中，本申请的盖体结构上有多个悬浮结构131，各悬浮结构131设计为针对传感芯片61的每一组像素都有相对应的悬浮结构以及环状平台13，而 每一组封装结构可为多个像素的数组所组成。如此，在各像素数组中，即使有几个像素的密封空间的真空度下降，也不会影响其它像素，即使真空度下降的像素对红外线的传感值有误差，仍可用其周围像素的传感值来补偿估算，使得温测芯片整体的传感图像数据可呈现不受影响。此处，各组像素数组中各包含四个像素，且各组像素共享封装墙，但不以此为限，像素数组中像素的数量可根据使用者需求来设计。

在优选实施例的详细说明中所提出的具体实施例仅用以方便说明本申请的技术内容，而非将本申请狭义地限制于上述实施例，在不超出本申请的精神及上述权利要求的范围的情况，所做的种种变化实施，皆属于本申请的范围。