导电桥接式随机存取存储器的制作方法

本发明是有关于一种存储器装置，且特别是有关于一种导电桥接式随机存取存储器。

背景技术：

电阻式随机存取存储器(resistive random access memory,RRAM)具有结构简单、面积小、操作电压小、操作速度快、记忆时间长、多状态记忆及耗功率低等优点。因此电阻式随机存取存储器极有潜力取代目前的快闪式存储器，成为下世代的非挥发性存储器主流。

在电阻式随机存取存储器中，有一种称为导电桥接式随机存取存储器(conductive-bridging RAM,CBRAM)，其转态机制是利用施加电压产生氧化还原反应，并且驱动金属离子移动，当金属离子移动至介电层并与下层金属连接后形成金属桥(metal bridge)或金属细丝(metal filament)等导电路径，使得电阻值下降。接着，可通过施加反向电压驱使金属离子离开介电层，造成金属桥或金属细丝等导电路径的断裂，电阻值便会上升。换句话说，导电桥接式随机存取存储器就是利用上述电阻值转换来达到记忆功能。在此类导电桥接式随机存取存储器中，可利用铜(Cu)、银(Ag)或其合金作为主要金属离子来源。

在电阻式随机存取存储器中，有另一种称为氧离子式随机存取存储器(oxygen-anion-migration-based resistive RAM)，其通过氧阴离子(oxygen anion)或等效正价氧空缺(positive-charged oxygen vacancy)的移动，以达到电阻值的转换。具体而言，在氧离子式随机存取存储器中，可以通过上层活性电极钛金属的使用，而在上层活性电极与氧化层之间产生一层介面层，使得在操作过程中的电阻转换区域(即氧空缺细丝形成或断裂的区域)得以有效地被控制在这一层介面层当中，进而改善其电阻转换效果。

然而，在导电桥接式随机存取存储器中，其上层电极材质以铜、银或其合金为主 要材料，因此无法与氧离子式随机存取存储器产生功能相同的有效介面层。此外，在导电桥接式随机存取存储器由低电阻状态转变成高电阻状态的过程中，铜或银形成的金属细丝导电路径会全部还原到上层电极当中。随后，当导电桥接式随机存取存储器由高电阻状态转变成低电阻状态时，金属细丝导电路径则会随机的形成于介电层之间。换句话说，无法将操作过程中的电阻转换区域(即，金属细丝形成或断裂的区域)有效控制在特定的范围内。

上述电阻转换区域的变异性，大幅降低了导电桥接式随机存取存储器的效能稳定性与产品生命周期。因此，仍有需要对导电桥接式随机存取存储器进行改良。

技术实现要素：

本发明的一实施例提供一种导电桥接式随机存取存储器，包括：底电极层形成于半导体基板上；电阻转态层形成于底电极层上；阻挡层形成于电阻转态层上；顶电极层形成于阻挡层上；以及高导热材料层形成于底电极层与阻挡层之间，其中高导热材料层的导热系数为70(W/mK)-5000(W/mK)。

通过实施本发明，有助于提升存储器装置的稳定性及产品生命周期。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，作详细说明如下。

附图说明

图1A为一些实施例的导电桥接式随机存取存储器的剖面示意图。

图1B为图1A的导电桥接式随机存取存储器的变化例。

图2为另一些实施例的导电桥接式随机存取存储器的剖面示意图。

图3A-图3C绘示出比较例及实施例1-2的导电桥接式随机存取存储器的形成电压实验结果。

图4A-图4C绘示出比较例及实施例1-2的导电桥接式随机存取存储器的电阻转态电压-电流曲线图。

图5绘示出比较例及实施例1-2的导电桥接式随机存取存储器的操作电压实验结果。

图6A-图6C绘示出比较例及实施例1-2的导电桥接式随机存取存储器的耐久性 测试实验结果。

图7绘示出实施例1的导电桥接式随机存取存储器的高温操作数据维持能力实验结果。

附图标号

100A、100B、200 导电桥接式随机存取存储器

110 半导体基板

120 底电极层

130 高导热材料层

140 电阻转态层

150 阻挡层

160 顶电极层

170 粘着层

180 导电层

具体实施方式

为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

本发明提供一种导电桥接式随机存取存储器及其制造方法，图1A为一些实施例的导电桥接式随机存取存储器100A的剖面示意图。

请参照图1A，提供半导体基板110。半导体基板110可包括块材半导体基板(例如，硅基板)、化合物半导体基板(例如，IIIA-VA族半导体基板)、绝缘层上覆硅(silicon on insulator,SOI)基板或其他合适的基板。在本实施例中，半导体基板110为硅基板。基板110可为经掺杂或未经掺杂的半导体基板。在一些实施例中，半导体基板110可更包括：含有硅及金属层的栅极结构、含有多晶硅及磊晶硅的插塞接触平台结构(plug contact landing structure)、其他合适的含硅结构或上述结构的组合。

接着，形成底电极层120于半导体基板110上。底电极层120与后续形成的顶电极层160可用于施加电压，以将导电桥接式随机存取存储器100A转换成不同的电阻状态。底电极层120可包括合适的导电材料。在一些实施例中，底电极层120可包括钛、氮化钛、白金、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化 物、重掺杂硅半导体或上述的组合。可利用合适的工艺形成底电极层120，包括溅射(sputtering)工艺、原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺、蒸发(evaporation)工艺或上述的组合。若底电极层120的厚度太薄，则因导电性太差而无法用以施加电压。反之，若底电极层120的厚度太厚，则将不利于装置的小型化且提高成本。在一些实施例中，底电极层120的厚度为1nm-5000nm。在另一些实施例中，底电极层120的厚度为1nm-2000nm。在又一些实施例中，底电极层120的厚度为10nm-500nm。

请参照图1A，接着形成高导热材料层130于底电极层120上。在一些实施例中，高导热材料层130的导热系数为70(W/mK)-5000(W/mK)。在另一些实施例中，高导热材料层的导热系数为170(W/mK)-280(W/mK)。在又一些实施例中，高导热材料层的导热系数为170(W/mK)-190(W/mK)。高导热材料层130可包括氮化物、氧化物、碳化物、金属、合金或上述的组合。在一些实施例中，高导热材料层130可包括氮化铝、氧化铍、金、白金、镍、钨、铁、锌、石墨、纳米碳管或上述的组合。可利用合适的工艺形成高导热材料层130，包括溅射工艺、原子层沉积工艺、化学气相沉积工艺、蒸发工艺、高温炉管沉积工艺或上述的组合。当后续形成的导电桥接式随机存取存储器进行高电阻状态与低电阻状态的转换时，由于有高导热材料层130的存在，因而能够将电阻转换区域(即，金属细丝形成或断裂的区域)有效地控制在特定的范围内，此部分将于下文中详细讨论。

接着，形成电阻转态层140于高导热材料层130上。当后续施加写入电压时，源自于顶电极层160的金属离子进入电阻转态层140中而形成金属细丝导电路径。如此一来，电阻转态层140的电阻值下降，导电桥接式随机存取存储器由高电阻状态转换成为低电阻状态。反之，当施加抹除电压时，金属离子自电阻转态层140回到顶电极层160中而使金属细丝导电路径断裂或消失。如此一来，电阻转态层140的电阻值上升，导电桥接式随机存取存储器由低电阻状态转换成为高电阻状态。

若电阻转态层140的厚度太薄，则高电阻状态的电阻值太低，容易造成装置操作时的错误。反之，若电阻转态层140的厚度太厚，则不利于导电桥接式随机存取存储器由高电阻状态转换成为低电阻状态。在一些实施例中，电阻转态层140的厚度为1nm-1000nm。在另一些实施例中，电阻转态层140的厚度为1nm-500nm。在又一些实施例中，电阻转态层140的厚度为5nm-300nm。

电阻转态层140可由介电材料所形成，例如氧化物、氮化物、硫化物或上述的组合。在一些实施例中，电阻转态层140可包括：氧化锂、氧化钠、氧化钾、氧化铷、氧化铯、氧化铍、氧化镁、氧化钙、氧化锶、氧化钡、氧化钪、氧化钇、氧化钛、氧化锆、氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化铬、氧化锰、氧化铁、氧化钴、氧化铼、氧化镍、氧化钯、氧化铂、氧化铜、氧化银、氧化金、氧化锌、氧化镉、氧化硼、氧化铝、氧化镓、氧化铟、氧化铊、氧化硅、氧化锗、氧化锡、氧化铅、氧化锑、氧化铋、氧化碲、氮化锂、氮化钠、氮化钾、氮化铷、氮化铯、氮化铍、氮化镁、氮化钙、氮化锶、氮化钡、氮化钪、氮化钇、氮化钛、氮化锆、氮化铪、氮化钒、氮化铌、氮化钽、氮化铬、氮化钼、氮化钨、氮化铬、氮化锰、氮化铁、氮化钴、氮化铼、氮化镍、氮化钯、氮化铂、氮化铜、氮化银、氮化金、氮化锌、氮化镉、氮化硼、氮化铝、氮化镓、氮化铟、氮化铊、氮化硅、氮化锗、氮化锡、氮化铅、氮化锑、氮化铋、氮化碲、硫化锂、硫化钠、硫化钾、硫化铷、硫化铯、硫化铍、硫化镁、硫化钙、硫化锶、硫化钡、硫化钪、硫化钇、硫化钛、硫化锆、硫化铪、硫化钒、硫化铌、硫化钽、硫化铬、硫化钼、硫化钨、硫化铬、硫化锰、硫化铁、硫化钴、硫化铼、硫化镍、硫化钯、硫化铂、硫化铜、硫化银、硫化金、硫化锌、硫化镉、硫化硼、硫化铝、硫化镓、硫化铟、硫化铊、硫化硅、硫化锗、硫化锡、硫化铅、硫化锑、硫化铋、硫化锶、硫化碲或上述的组合。可利用合适的工艺形成电阻转态层140，包括溅射工艺、原子层沉积工艺、化学气相沉积工艺、蒸发工艺、高温炉管沉积工艺或上述的组合。

接着，形成阻挡层150于电阻转态层140上。阻挡层150可避免过多的金属离子(源自于顶电极层160)进入电阻转态层140，因而提升装置的耐久性。再者，阻挡层150可增加后续形成的顶电极层160与电阻转态层140的附着力，以避免发生脱层。

若阻挡层150的厚度太薄，则顶电极层160与电阻转态层140的附着力太弱，容易发生脱层。反之，若阻挡层150的厚度太厚，则金属离子受到阻挡而无法进入电阻转态层140中，将造成导电桥接式随机存取存储器无法由高电阻状态转换成为低电阻状态。在一些实施例中，阻挡层150的厚度为0.1nm-50nm。在一些实施例中，阻挡层150的厚度为1nm-20nm。在另一些实施例中，阻挡层150的厚度为1nm-10nm。

阻挡层150可包括合适的导电材料。在一些实施例中，阻挡层150可包括钛、钛钨合金、氮化钛、钨、钌、钽、钽钨合金、氮化钽或上述的组合。可利用合适的工艺 形成阻挡层150，包括溅射工艺、原子层沉积工艺、化学气相沉积工艺、蒸发工艺、高温炉管沉积工艺或上述的组合。须说明的是，在其他一些实施例中，若没有上述脱层及过多金属离子进入的问题抑或是可以克服之，阻挡层亦可省去。

接着，形成顶电极层160于阻挡层150上。顶电极层160与底电极层120的功能可用于施加电压，以将导电桥接式随机存取存储器100A转换成不同的电阻状态。顶电极层160的形成方法及厚度可与底电极层120的形成方法及厚度相同或相似，在此不再详述。

此外，顶电极层160可提供金属离子，以在电阻转态层140中形成金属细丝导电路径。因此，顶电极层160可包括合适的金属、合金或上述的组合。在一些实施例中，顶电极层160可包括铜、金、银、碲、铜锂合金、铜钠合金、铜钾合金、铜铷合金、铜铯合金、铜铍合金、铜镁合金、铜钙合金、铜锶合金、铜钡合金、铜钪合金、铜钇合金、铜钛合金、铜锆合金、铜铪合金、铜钒合金、铜铌合金、铜钽合金、铜铬合金、铜钼合金、铜钨合金、铜铬合金、铜锰合金、铜铁合金、铜钴合金、铜铼合金、铜镍合金、铜钯合金、铜锌合金、铜镉合金、铜硼合金、铜铝合金、铜镓合金、铜铟合金、铜铊合金、铜硅合金、铜锗合金、铜锡合金、铜铅合金、铜锑合金、铜铋合金、铜碲合金或上述的组合。

在已知的导电桥接式随机存取存储器中，转换到低电阻状态(Low Resistance State,LRS)时，金属细丝导电路径会随机地产生于介电层中；转换到高电阻状态(High Resistance State,HRS)时，金属离子又回到上层电极中。由于每次转换到低电阻状态时，都是随机地产生金属细丝导电路径，因此每次转态时所产生的金属细丝导电路径的位置及粗细皆不相同且无法控制，导致操作电压的变异性很大且装置稳定性差。再者，当产生较粗的金属细丝导电路径时，就可能造成金属无法完全回到上层电极中，进而导致无法转换回高电阻状态。换言之，经过多次转态后，已知的导电桥接式随机存取存储器将无法继续转态，因此其装置耐久性不佳。

本案发明人发现在电阻转态层上方或下方加入一层具有高导热系数的高导热材料层，能够有效降低电阻转换过程中写入电压与抹除电压的大小及其变异性，并且提升导电桥接式随机存取存储器的耐久性(endurance)。据此，本案发明人推论当有大电流流经电阻转态层时，可在与高导热材料层邻近的电阻转态层中产生一特定高温区，并且可以将金属细丝的断裂及形成有效地控制在此特定高温区中。换言之，金属细丝 的断裂及形成并非随机发生于整个电阻转态层中，而是发生在特定的区域中。如此一来，导电桥接式随机存取存储器每一次转换电阻状态时，金属细丝导电路径的变异性较小，亦即，装置的稳定性较佳。因此，装置的耐久性亦得以大幅改善。

此外，本案发明人发现高导热材料层的厚度、导电性及高导热材料层与电阻转态层的导热系数的差值皆为影响导电桥接式随机存取存储器表现的重要参数。这些参数将于下文中详细讨论。

应注意的是，高导热材料层的厚度应控制在适当的范围之内。若高导热材料层的厚度太薄，则无法产生明显的特定高温区，因而无法改善装置的稳定性及耐久性。反之，若高导热材料层的厚度太厚，则可能会导致装置整体的导电性变差，因而需要较高的形成电压才能够使导电桥接式随机存取存储器自元件初始状态转换至低电阻状态。在一些实施例中，高导热材料层的厚度为1nm-1000nm。在另一些实施例中，高导热材料层的厚度为1nm-100nm。在又一些实施例中，高导热材料层的厚度为2nm-20nm。

再者，若高导热材料层具有高导电性，则可以减少或消除高导热材料层对于装置整体导电性的影响，因此可避免形成电压变高。在一些实施例中，高导热材料层的电导率为9×10⁶S/m-1×10⁸S/m。在一些实施例中，高导热材料层的电导率为5×10^-15S/m-5×10^-14S/m。

再者，若高导热材料层与电阻转态层的导热系数的差值太小，则无法产生明显的特定高温区，因而无法改善装置的稳定性及耐久性。在一些实施例中，高导热材料层与电阻转态层的导热系数的差值为大于50(W/mK)。

此外，若高导热材料层与电阻转态层的热膨胀系数的差值太大，则当形成上述特定高温区时，容易发生脱层。在一些实施例中，高导热材料与电阻转态层的线性热膨胀系数(CLTE)的差值小于或等于50×10^-6(1/K)。

图1B为图1A的变化例。图1B的导电桥接式随机存取存储器100B与图1A相似，差别在于高导热材料层130形成于电阻转态层140之上。

图2为另一些实施例的导电桥接式随机存取存储器200的剖面示意图。图2与图1A相似，差别在于在形成底电极层120之前，先形成粘着层170及导电层180于半导体基板110之上。

请参照图2，先形成粘着层170于半导体基板110上，接着形成导电层180于粘 着层170上。导电层180可当作布线层，使导电桥接式随机存取存储器200电连接至另一个导电桥接式随机存取存储器200或其他装置。导电层180可为单层或多层的导电层。导电层180可包括金属、合金、金属化合物、其他合适的导电材料或上述的组合。在一些实施例中，导电层180为白金层。在一些实施例中，导电层180为一层白金层形成于一层钛层上的双层结构。导电层180的形成方法及厚度可与底电极层120的形成方法及厚度相同或相似，在此不再详述。

粘着层170可增加导电层180与半导体基板110的附着力，避免脱层。粘着层170可包括氧化物、氮化物、氮氧化物或上述的组合。粘着层170的形成方法及厚度可与电阻转态层140的形成方法及厚度相同或相似，在此不再详述。

比较例：不具高导热材料层的CBRAM

首先对硅基板实施RCA清洁步骤，并实施高温炉管工艺，于硅基板上成长厚度为200nm的二氧化硅薄膜作为粘着层。接着，实施电子束蒸发工艺，成长厚度为20nm的钛薄膜及厚度为30nm的白金薄膜做为导电层。接着，实施原子层沉积工艺，以四二甲胺基化钛(tetrakis(dimethylamino)titanium,TDMAT,Ti(N(CH₃)₂)₄)当作前驱物，利用氮气等离子体与TDMAT反应，在沉积温度为250℃且工作压力为0.3Torr的环境下，于白金薄膜上成长厚度为10nm的氮化钛(TiN)薄膜作为底电极层。接着，实施交流磁控溅射工艺，于氮化钛薄膜上成长厚度为20nm的二氧化锆(ZrO₂)薄膜作为电阻转态层，成长的温度为200℃、等离子体功率密度为1.05W/cm²、工作压力为10mTorr、气体流量为18sccm(氩气：氧气＝12：6)。接着，实施真空溅射工艺，沉积厚度为2.5nm的钛钨合金薄膜当作阻挡层，并沉积厚度为200nm的铜金属薄膜作为顶电极层。最后，利用传统曝光光刻与技术，将元件定义成面积大小为5μm×5μm的交叉结构(cross bar)，以完成导电桥接式随机存取存储器的制备。

实施例1：具高导热材料层(AlN)的CBRAM

在实施例1中，在成长作为底电极层的氮化钛薄膜之后，实施原子层沉积工艺，以三甲基铝(trimethylaluminum,TMA,(CH₃)₃Al)当作前驱物，利用氮气等离子体与TMA反应，在沉积温度为250℃且工作压力为0.3Torr的环境下，成长厚度为2nm的氮化铝薄膜作为高导热材料层。除高导热材料层的形成步骤之外，其他所有各层材料与工艺步骤皆与比较例相同，在此不再详述。

实施例2：具高导热材料层(W)的CBRAM

在实施例2中，在成长作为底电极层的氮化钛薄膜之后，实施溅射工艺，在工作压力为7.6×10^-3Torr、气体流量为24sccm氩气的环境下，成长厚度为3nm的钨(W)薄膜作为高导热材料层。除高导热材料层的形成步骤之外，其他所有各层材料与工艺步骤皆与比较例及实施例1相同，在此不再详述。

图3A-图3C分别绘示出比较例、实施例1及实施例2的导电桥接式随机存取存储器的形成电压实验结果。通过图3A-图3C可了解导电桥接式随机存取存储器的低电阻状态的形成过程(forming process)。此形成过程的操作为施加一正电压于顶电极层(铜金属薄膜)上，且底电极层(氮化钛薄膜)电性接地。在形成过程中，电流随着施加电压的增加而增加。当电流上升至限电流值时，此时所施加的电压值即为形成电压(forming voltage)。当施加的电压大于形成电压时，导电桥接式随机存取存储器的电阻值由初始的高电阻状态(High Resistance State,HRS)转换到低电阻状态(Low Resistance State,LRS)。如图3A-图3C所示，比较例、实施例1及实施例2的形成电压分别为约5.1V、约5.8V及约4.7V。由此可知，加入不具有高导电性的高导热材料层将提高导电桥接式随机存取存储器的形成电压。因此，若选择导电性较佳的高导热材料层，则可以减少或消除高导热材料层对于装置整体导电性的影响。如图3C所示，当使用具有高导电性的钨作为高导热材料层，可避免形成电压变高，甚至有可能使形成电压低于比较例的形成电压。

图4A-图4C分别绘示出比较例、实施例1及实施例2的导电桥接式随机存取存储器的电阻转态电压-电流曲线图。通过图4A-图4C可了解导电桥接式随机存取存储器的高电阻状态与低电阻状态的转态过程(switching process)。此转态过程的操作为施加一特定正电压于顶电极层(铜金属薄膜)上，施加电压为自0V逐渐增加到上述特定正电压，之后将施加电压为自上述特定正电压逐渐降低到0V，如此即完成一次的高电阻状态转态到低电阻状态的转态过程。之后，施加一特定负电压于顶电极层上，施加电压为自0V逐渐降低到上述特定负电压，之后将施加电压为自上述特定负电压逐渐增加到0V，如此即完成一次的低电阻状态转态到高电阻状态的转态过程。在图4A中，转态过程中所施加的上述特定正电压与上述特定负电压分别为5V与-3V。在图4B中，转态过程中所施加的上述特定正电压与上述特定负电压分别为1.5V与-1.8V。在图4C中，转态过程中所施加的上述特定正电压与上述特定负电压分别为3V与-2.5V。此外，图4A-图4C绘示出多次转态过程的叠图结果。

请参照图4A，比较例的导电桥接式随机存取存储器的电阻转态电压-电流曲线图并未彼此重叠，代表其每次转态过程的操作电压(V_op,c)皆不相同，亦即，操作电压的变异性大。请参照图4B，实施例1的导电桥接式随机存取存储器的电阻转态电压-电流曲线图彼此接近且重叠，代表其每次转态过程的操作电压(V_op,E1)皆相同或相近，亦即，操作电压的变异性小。请参照图4C，实施例2的导电桥接式随机存取存储器在每次的转态过程中的操作电压(V_op,E2)亦为相同或相近。由此可知，加入高导热材料层能够大幅降低导电桥接式随机存取存储器的操作电压的变异性。换言之，能够大幅提升导电桥接式随机存取存储器装置的操作稳定性。

图5绘示出比较例、实施例1及实施例2的导电桥接式随机存取存储器的操作电压实验结果。对比较例的导电桥接式随机存取存储器而言，写入电压(writing voltage)的范围为约0.8V到约4.3V，平均写入电压为约3V；而抹除电压(erasing voltage)范围为约-0.5V到约-3V，平均抹除电压为约-1.4V。对实施例1的导电桥接式随机存取存储器而言，写入电压的范围为约0.5V到约0.7V，平均写入电压为约0.6V；而抹除电压范围为约-0.4V到约-0.6V，平均抹除电压为约-0.5V。对实施例2的导电桥接式随机存取存储器而言，写入电压的范围为约1.7V到约2.2V，平均写入电压为约1.8V；而抹除电压范围为约-1.8V到约-2.4V，平均抹除电压为约-2.2V。由此可知，加入高导热材料层能够降低导电桥接式随机存取存储器的写入电压与抹除电压，因而提升装置效能。再者，此实验结果亦可再次证明，加入高导热材料层能够大幅降低导电桥接式随机存取存储器的操作电压的变异性(亦即，能够大幅提升装置的操作稳定性)。依据上述实验结果，本案发明人推论，降低操作电压及其变异性的原因在于高导热系数材料可有效控制金属细丝形成与断裂的位置(即，上文所述的特定高温区)。

图6A-图6C分别绘示出比较例、实施例1及实施例2的导电桥接式随机存取存储器的耐久性测试实验结果。图6A-图6C分别是采用图4A-图4C的实验条件，进行多次的转态过程，并且在每一次的转态过程中，分别读取高电阻状态与低电阻状态在读取电压为-0.3V时的电流值。再者，高电阻状态与低电阻状态的电阻值比例(R_H/R_L)也可依读取到的电流值计算而得。

应注意的是，在同一次的转态过程中，高电阻状态与低电阻状态的电阻值比例(R_H/R_L)应维持在一特定的范围内。若电阻值比例(R_H/R_L)太小，则容易发生预期之外 的转态，导致装置操作时的错误；反之，若电阻值比例(R_H/R_L)太大，则操作电压(V_op)的变异性会明显增加，因而导致装置的稳定性变差。在一些实施例中，电阻值比例(R_H/R_L)的范围为约10-1000。

请参照图6A，对比较例的导电桥接式随机存取存储器而言，仅操作不到100次的转态过程就无法读取到高电阻状态的电流值。换言之，在不到100次的转态过程之后即无法再由低电阻状态转换至高电阻状态，亦即装置失效。请参照图6B，对实施例1的导电桥接式随机存取存储器而言，操作超过15,000次的转态过程，仍可维持电阻比(R_H/R_L)大于10倍。请参照图6C，对实施例2的导电桥接式随机存取存储器而言，操作超过600次的转态过程，仍可维持电阻比(R_H/R_L)大于10倍。由此可知，加入高导热材料层能够大幅提升导电桥接式随机存取存储器的耐久性。

图7绘示出实施例1的导电桥接式随机存取存储器的高温操作数据维持能力实验结果。此数据维持能力测试的操作是将导电桥接式随机存取存储器自高电阻状态转换至低电阻状态后，放置于85度的环境中，每隔一段时间读取在读取电压为-0.3V时的电流值，并通过所读取到的电流值计算低电阻状态的电阻值。之后，再将导电桥接式随机存取存储器自低电阻状态转换至高电阻状态后，放置于85度的环境中，每隔一段时间读取在读取电压为-0.3V时的电流值，并通过所读取到的电流值计算高电阻状态的电阻值。如图7所示，在85度高温下放置10⁵秒后，仍可正确读取数据，且装置的记忆特性并未产生劣化。再者，在85度高温下放置10⁵秒后，高电阻状态与低电阻状态的电阻值比例(R_H/R_L)仍可维持大于100。

综上所述，本发明所提供的导电桥接式随机存取存储器的优点在于加入高导热材料层，藉此将电阻转换区域(即，金属细丝形成或断裂的区域)有效地控制在特定的范围内，因而能够大幅提升装置的稳定性及耐久性。再者，本发明所提供的导电桥接式随机存取存储器的制造方法可轻易地整合至既有的导电桥接式随机存取存储器工艺中，而不需额外更换或修改生产设备。可在不增加工艺复杂度及生产成本的前提下，有效地改善提升装置的稳定性及耐久性，进而有助于提升存储器装置的稳定性及产品生命周期。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。