用于磁性隧道结器件的抗蚀刻保护涂层的制作方法

本申请要求共同拥有的于2014年5月23日提交的美国非临时专利申请No.14/286,518的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。

II.技术领域

本公开一般涉及器件制造，诸如磁性隧道结器件制造。

III.相关技术描述

技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。可执行指令可存储在存储器(诸如磁阻随机存取存储器(MRAM))中。

MRAM可包括磁性隧道结(MTJ)器件。两步骤或多步骤蚀刻工艺可被用于形成MTJ器件以达成一些有利的器件属性，包括但不限于防止重沉积材料(例如，非易失性蚀刻副产品)在MTJ器件的各部分之间(例如，在有效隧道势垒区与导电硬掩模之间)创建分流路径。应用第一蚀刻工艺以限定(或“蚀刻出”)导电硬掩模以及MTJ器件的顶部电极。随后执行掩模工艺，包括在MTJ器件的暴露侧壁上形成分隔件(例如，介电材料)。分隔件限定的多步骤蚀刻常被用于达成MTJ阵列内的高装填密度和/或小型位单元。应用第二蚀刻工艺以形成MTJ器件的隧道势垒区和底部电极。

分隔件通常包括不抵抗用于限定MTJ器件的蚀刻工艺的材料，诸如氮化硅或氧化硅。如此，分隔件可以随着执行第二蚀刻工艺而部分地磨损。经磨损的分隔件可使得重沉积材料变得紧邻或接触MTJ器件的有效隧道势垒、导电硬掩模和/或另一部分，由此形成第二分流路径，这可能导致MTJ器件的较差性能或不可操作性。

IV.概述

在形成磁性隧道结(MTJ)器件期间，可在该MTJ器件的暴露侧部上形成分隔件。例如，可在执行使侧部暴露的蚀刻工艺之后在所暴露的侧部上形成分隔件。该分隔件可在形成MTJ器件的其他部分期间保护该MTJ器件免受因后续蚀刻而导致的重沉积副产品影响。可形成与该MTJ器件相关联的抗蚀刻保护涂层。例如，可通过形成保护冠和/或通过在分隔件上形成保护层来在该分隔件上形成抗蚀刻保护涂层，或者可将材料注入分隔件以形成抗蚀刻保护涂层。抗蚀刻保护涂层提供比分隔件更大的对后续蚀刻的抗蚀性。

在一特定实施例中，一种形成磁性隧道结(MTJ)器件的方法包括在形成MTJ器件期间在该MTJ器件的暴露侧部上形成分隔件。该方法进一步包括在形成MTJ器件期间形成与该MTJ器件相关联的抗蚀刻保护涂层。

在另一特定实施例中，一种装置包括磁性隧道结(MTJ)器件的电极以及该MTJ器件的存储层。该MTJ器件是使用一过程来形成的。该过程包括在该电极的暴露部分上以及在该存储层的暴露侧部上形成分隔件。该过程进一步包括形成与该MTJ器件相关联的抗蚀刻保护涂层。

在另一特定实施例中，一种非瞬态计算机可读介质包括指令，这些指令在由处理器执行时使该处理器发起操作。这些操作包括在形成磁性隧道结(MTJ)器件期间在该MTJ器件的暴露侧部上形成分隔件。这些操作进一步包括在形成MTJ器件期间形成与该MTJ器件相关联的抗蚀刻保护涂层。

在另一特定实施例中，一种方法包括接收数据文件。该数据文件包括对应于半导体器件的设计信息。该方法还包括根据该设计信息制造半导体器件。制造该半导体器件包括在形成磁性隧道结(MTJ)器件期间在该MTJ器件的暴露侧部上形成分隔件。制造该半导体器件进一步包括在形成MTJ器件期间形成与该MTJ器件相关联的抗蚀刻保护涂层。

由至少一个所公开的实施例提供的一个特定优点在于保护分隔件免受因蚀刻导致的磨损。在其中分隔件阻止重沉积材料变得紧邻MTJ器件的层的实施例中，保护分隔件免受磨损可防止在该MTJ器件的一个或多个层之间形成分流路径。由此，与不使用抗蚀刻保护涂层的过程相比，可以减少缺陷MTJ器件的制造。

本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。

V.附图简述

图1A是处于在器件上形成抗蚀刻保护涂层的方法的第一实施例的第一阶段期间的器件的解说性示图；

图1B是处于在器件上形成抗蚀刻保护涂层的方法的第一实施例的第二阶段期间的器件的解说性示图；

图1C是处于在器件上形成抗蚀刻保护涂层的方法的第一实施例的第三阶段期间的器件的解说性示图；

图2A是处于在器件上形成抗蚀刻保护涂层的方法的第二实施例的第一阶段期间的器件的解说性示图；

图2B是处于在器件上形成抗蚀刻保护涂层的方法的第二实施例的第二阶段期间的器件的解说性示图；

图2C是处于在器件上形成抗蚀刻保护涂层的方法的第二实施例的第三阶段期间的器件的解说性示图；

图2D是处于在器件上形成抗蚀刻保护涂层的方法的第二实施例的第四阶段期间的器件的解说性示图；

图3A是处于在器件上形成抗蚀刻保护涂层的方法的第三实施例的第一阶段期间的器件的解说性示图；

图3B是处于在器件上形成抗蚀刻保护涂层的方法的第三实施例的第二阶段期间的器件的解说性示图；

图3C是处于在器件上形成抗蚀刻保护涂层的方法的第三实施例的第三阶段期间的器件的解说性示图；

图3D是处于在器件上形成抗蚀刻保护涂层的方法的第三实施例的第四阶段期间的器件的解说性示图；

图4是形成抗蚀刻保护涂层的方法的一实施例的流程图；

图5是包括根据使用抗蚀刻保护涂层的过程所形成的器件的电子设备的框图；以及

图6是用于根据使用抗蚀刻保护涂层的过程来制造电子设备的制造过程的一实施例的数据流图。

VI.详细描述

参照图1A-图1C，描绘了处于在器件100上形成抗蚀刻保护涂层的方法的第一实施例的多个阶段的器件100。器件100可对应于磁性隧道结(MTJ)阵列。

器件100可包括基板102、底部电极层104、基准层106、隧道势垒层108、存储层110、顶部电极层112、以及导电硬掩模层114。器件100可包括第一MTJ器件118和第二MTJ器件120。分隔件116可被形成在第一MTJ器件118的侧部。如图1A-图1C所描绘的，抗蚀刻保护涂层可包括保护冠130(例如，金属冠)。保护冠130可在器件100处的蚀刻工艺期间保护分隔件116免受磨损，由此使得分隔件116能够防止重沉积材料变得与第一MTJ器件118的侧壁接触。

参照图1A，在该多个阶段中的第一阶段期间，存储层110、顶部电极层112和导电硬掩模层114可被蚀刻以限定(或“蚀刻出”)第一MTJ器件118的第一部分。第一MTJ器件118的第一部分可包括存储层110、顶部电极层112和导电硬掩模层114。第一MTJ器件118的第二部分可包括底部电极层104、基准层106和隧道势垒层108。第一MTJ器件118的第二部分可在制造器件100的稍后阶段被限定(例如，使用蚀刻工艺来“蚀刻出”)，如参照图1C所描述的。第二MTJ器件120可按与参照第一MTJ器件118所描述的类似方式形成并且可包括与第一MTJ器件118的结构相对应的结构。在特定实施例中，器件100包括MTJ阵列(例如，高密度MTJ阵列)，其包括器件100区域内的许多MTJ器件。例如，该MTJ阵列的高度空间比可以大于或等于1.0。

在限定第一MTJ器件118的第一部分之后，分隔件116可被形成在第一MTJ器件118的暴露侧壁124上。暴露侧壁124可包括存储层110的暴露部分、顶部电极层112的暴露部分、导电硬掩模层114的暴露部分、或其任何组合。分隔件116可包括电介质。例如，分隔件116可包括氮化硅、氧化硅、另一类型的电介质、或其任何组合。为了解说，在该过程的第一阶段期间，可在器件100上共形地沉积介电层。该介电层可被蚀刻(例如，有高各向异性)以限定分隔件116。分隔件116可以防止重沉积材料变得紧邻或变得接触第一MTJ器件118的暴露侧壁124，由此防止在第一MTJ器件118处形成分流路径。

在形成分隔件116之后，可向分隔件116敷设抗蚀刻保护涂层。例如，可在器件100的重新定位期间向器件100应用定向沉积工艺134。定向沉积工艺134可包括可用于在器件100上沉积抗蚀刻材料(例如，金属)的任何定向沉积工艺。例如，该定向沉积工艺可包括离子束沉积工艺、蒸镀工艺、另一类型的定向沉积工艺、或其任何组合。

该重新定位可包括在使器件100倾斜的同时使用旋转操作136来旋转器件100。在一特定实施例中，旋转操作136包括旋转包括器件100的晶片。器件100在定向沉积工艺134期间的重新定位导致在分隔件116的顶表面126上以及在分隔件116的侧壁122的上部上形成保护冠130。为了解说，定向沉积工艺134可被用于在器件100上沉积金属。由于第一MTJ器件118和第二MTJ器件120位于特定距离内，“遮蔽”效应可能导致金属累积在第一MTJ器件118和第二MTJ器件120的顶部区域附近而非第一MTJ器件118与第二MTJ器件120之间。例如，第二MTJ器件120的“遮蔽”可抑制定向沉积工艺134在分隔件116的侧壁122的下部上沉积金属。相反，金属可累积在侧壁122的上部上，如所解说的。结果，可形成保护冠130。类似地，可在MTJ阵列的每个MTJ器件上形成保护冠。例如，可在第二MTJ器件120上形成第二保护冠132。

保护冠130和第二保护冠132可包括适用于在如本文所描述的蚀刻期间保护分隔件116的任何金属。例如，保护冠130可包括钽、铝、另一抗蚀刻金属、或其任何组合。在MTJ阵列的每个MTJ器件处形成保护冠可保护分隔件在每个MTJ器件处免受磨损。由此，分隔件可减少或防止重沉积材料到达第一MTJ器件118和第二MTJ器件120。

图1B描绘了处于该过程的第二阶段期间的器件100。在该过程的第二阶段期间，保护冠130可被化学改性以进一步提高保护冠130的抗蚀性。例如，可使用氧化工艺来氧化保护冠130。提高的抗蚀性可使得保护冠130能够抵抗原本将导致分隔件116磨损的蚀刻工艺。例如，该蚀刻工艺可包括基于惰性气体的蚀刻工艺(例如，基于氩的工艺、基于氪的工艺等)、基于有机化合物的蚀刻工艺、基于氯的蚀刻工艺、保护冠130可抵抗的另一蚀刻工艺、或其任何组合。由此，在第一阶段和第二阶段期间，保护冠130可被形成在分隔件116上并且被氧化。在被氧化之后，保护冠130可提供比分隔件116更强的抗蚀性。类似地，经氧化的保护冠可被形成在MTJ阵列的每个MTJ器件处。例如，第二保护冠132可被形成并氧化以提高第二保护冠132的抗蚀性。

图1C描绘了处于第三阶段期间的器件100，其中底部电极层104、基准层106和隧道势垒层108可被蚀刻以完成第一MTJ器件118的形成以及完成第二MTJ器件120的形成。保护冠130可以比分隔件116的侧壁122更能抵抗蚀刻，由此在蚀刻期间保护分隔件116。MTJ阵列的每个MTJ器件可按与第一MTJ器件118和第二MTJ器件120类似的方式被限定和完成。在蚀刻底部电极层104、基准层106和隧道势垒层108时，重沉积材料可形成在分隔件116上。可通过分隔件116来防止重沉积材料变得与第一MTJ器件118的侧壁124接触。

在形成第一MTJ器件118期间，保护冠130可提供抗蚀性并且可防止分隔件116磨损。为了解说，由于保护冠130被附连至顶表面126以及分隔件116的侧壁122的上部，因此该保护冠可在第一MTJ器件118的其他部分的形成期间防止分隔件116磨损。在形成第一MTJ器件118之后，可移除保护冠130和第二保护冠132。例如，可在器件100处执行平坦化工艺来平坦化第一MTJ器件118和第二MTJ器件120以移除保护冠130和第二保护冠132。通过防止分隔件116楔形化，保护冠130可防止重沉积材料在第一MTJ器件118处形成可能降低第一MTJ器件118处的性能的分流路径。

参照图2A–图2D，描绘了处于形成抗蚀刻保护涂层的过程的第二实施例的多个阶段的器件200。器件200可对应于图1A-图1C的器件100。如同图1A-图1C的保护冠130，抗蚀刻保护涂层可在器件100处的蚀刻工艺期间保护分隔件116免受磨损。然而，在图2A-图2D的实施例中，可在不使用定向沉积工艺并且不重新定位器件200的情况下形成抗蚀刻保护涂层。

参照图2A，金属层230可被共形地沉积在隧道势垒层108、分隔件116的侧壁122、分隔件116的顶表面126、以及导电硬掩模层114上。金属层230可包括实现抗蚀性的任何金属。例如，金属层230可包括钽、铝、实现抗蚀性的另一金属、或其任何组合。

参照图2B，金属层230可被化学改性(例如，氧化)以提高对蚀刻工艺的抵抗。例如，可使用氧化工艺来氧化金属层230以形成氧化钽(例如，Ta2O5)、氧化铝、另一经氧化金属、或其任何组合。经氧化金属可提高对用于形成第一MTJ器件118的第一蚀刻工艺的抵抗。例如，第一蚀刻工艺可包括基于惰性气体的蚀刻工艺(例如，基于氩的工艺、基于氪的工艺等)、基于有机化合物的蚀刻工艺、基于氯的蚀刻工艺、金属层230可抵抗的另一蚀刻工艺、或其任何组合。

参照图2C，金属层230可被蚀刻以在分隔件116上形成保护涂层232。例如，可使用第二蚀刻工艺来蚀刻金属层230。金属层230可以不抵抗第二蚀刻工艺，但是可抵抗用于蚀刻第一MTJ器件118的第一蚀刻工艺。在一示例性实施例中，第二蚀刻工艺可包括基于氟的蚀刻工艺(例如，使用NF3或CF4的工艺)。由此，虽然金属层230抵抗第一蚀刻工艺，但是可使用第二蚀刻工艺来蚀刻金属层230。第二蚀刻工艺可导致保护涂层232形成在分隔件116的侧壁(诸如侧壁122)上。第二保护涂层234可形成在第二MTJ器件上。在一示例性实施例中，在MTJ阵列的每个MTJ器件处形成保护涂层。由此，氧化金属层230并且蚀刻金属层230可形成抗蚀刻保护涂层(例如，保护涂层232和第二保护涂层234)。

在一替换实施例中，参照图2B描述的氧化工艺可在参照图2C描述的蚀刻工艺之后执行。由此，保护涂层232可在被氧化之前形成。

参照图2D，在该过程的第四阶段期间，底部电极层104、基准层106和隧道势垒层108可被蚀刻(例如，使用第一蚀刻工艺)以完成第一MTJ器件118和第二MTJ器件120。保护涂层232和第二保护涂层234可比分隔件116的侧壁122更能抵抗蚀刻，由此在第一蚀刻工艺期间保护分隔件116。在形成第一MTJ器件118之后，可移除保护涂层232和第二保护涂层234。例如，可使用第二蚀刻工艺来执行另一蚀刻以移除保护涂层232和第二保护涂层234。为了解说，第二蚀刻工艺可包括基于氟的等离子体蚀刻工艺(例如，使用NF3或CF4的工艺)。蚀刻各向异性、或从水平表面以及从垂直表面进行材料移除的比率可被调谐(例如，通过腔体压力、基板偏置功率和/或气体化学)以将保护涂层232从分隔件116的侧壁122移除。取决于特定实现，保护涂层232和第二保护涂层234可保留在器件200中(即，可不被移除)。

通过形成保护涂层232和第二保护涂层234，分隔件116在蚀刻底部电极层104、基准层106和隧道势垒层108期间免受磨损。此外，可在不使用旋转工艺并且不使器件200倾斜的情况下形成保护涂层232和第二保护涂层234，从而导致制造器件200的较低成本。

参照图3A-图3D，描绘了形成抗蚀刻保护涂层的过程的另一实施例。参照图3A–图3D，描绘了处于形成抗蚀刻保护涂层的过程的第三实施例的多个阶段的器件300。器件300可对应于图1A-图1C的器件100以及图2A-图2D的器件200。例如，器件300可包括基板102、底部电极层104、基准层106、隧道势垒层108、存储层110、顶部电极层112、和导电硬掩模层114、第一MTJ器件118、第二MTJ器件120、以及分隔件116。在参照图3A-图3D描述的特定实施例中，可使用应用于硅基层的离子(例如，碳)注入工艺来形成抗蚀刻保护涂层。替换地或附加地，可直接向分隔件116应用离子注入工艺以形成抗蚀刻保护涂层。通过使用硅基层或者通过向分隔件应用离子注入工艺来形成抗蚀刻保护涂层，无需如参考图2A-图2D描绘的那样来沉积金属层。

参照图3A，在该过程的第一阶段，硅基层330可共形地沉积在器件300上。例如，硅基层330可敷设于隧道势垒层108、分隔件116和导电硬掩模层114。硅基层330可包括适用于抵抗如本文描述的蚀刻工艺的任何非金属材料。例如，硅基层可包括氮化硅、氧化硅、另一非金属、或其任何组合。

参照图3B，可在旋转工艺334期间向硅基层330应用离子(例如，碳)注入工艺332。碳注入工艺332可提高硅基层330对第一蚀刻工艺的抗蚀性。例如，用碳注入硅基层330可提高硅基层330的内聚力，从而使硅基层330更结实并且更能抵抗第一蚀刻工艺。在高密度MTJ阵列中，由于邻器件的“遮蔽”，硅基层330的仅顶表面和最上面部分可接收实质上的注入，如参照图1A的定向沉积工艺134描述的。例如，第二MTJ器件120的“遮蔽”可抑制碳注入工艺332在分隔件116的侧壁122下部处注入材料。此外，用碳注入硅基层330可降低硅基层330对在第一蚀刻工艺期间使用的材料的反应性。第一蚀刻工艺可包括可用于限定(或“蚀刻出”)器件300的一个或多个区域的任何蚀刻工艺。例如，第一蚀刻工艺可包括基于惰性气体的等离子体蚀刻工艺、基于有机化合物的蚀刻工艺、基于氯的蚀刻工艺、另一蚀刻工艺、或其任何组合。

参照图3C，可使用第二蚀刻工艺来蚀刻硅基层330。例如，第二蚀刻工艺可包括基于氟的等离子体蚀刻工艺。硅基层330对第二蚀刻工艺可以不是抗蚀刻的(或者对第二蚀刻工艺可具有比对第一蚀刻工艺更少的抗蚀性)。在该过程的第三阶段期间，可使用第二蚀刻工艺来蚀刻硅基层330以限定保护涂层336。保护涂层336可形成在分隔件116的侧壁122上。保护涂层336可在形成第一MTJ器件118期间保护分隔件116免受磨损。第二保护涂层338可形成在第二MTJ器件120上。在一实施例中，在MTJ器件阵列的每个MTJ器件处形成保护涂层。

在一替换实施例中，参照图3B描述的碳注入工艺332可在参照图3C描述的蚀刻工艺之后执行。由此，保护涂层336可在被碳注入之前形成。在另一实施例中，分隔件116可通过直接在分隔件116上执行参照图3B描述的注入工艺332而被修改以增强对蚀刻工艺的抵抗。例如，通过将碳注入工艺332应用于分隔件116，可形成抗蚀刻保护涂层。抗蚀刻保护涂层可相对于分隔件116具有更大的抗蚀性(在将碳注入工艺332应用于分隔件116之前)。

参照图3D，可使用第一蚀刻工艺来蚀刻底部电极层104、基准层106和隧道势垒层108以完成第一MTJ器件118。保护涂层336和第二保护涂层338可比分隔件116的侧壁122更能抵抗第二蚀刻工艺，由此在蚀刻工艺期间保护分隔件116。类似地，可完成第二MTJ器件120的形成。在形成第一MTJ器件118之后，可移除保护涂层336和第二保护涂层338(例如，使用蚀刻工艺)。

通过形成保护涂层336和第二保护涂层338，分隔件116可在蚀刻底部电极层104、基准层106和隧道势垒层108期间免受磨损。此外，可在不在器件300上沉积附加金属的情况下形成保护涂层232。

图1A-图3D描述了形成与MTJ器件相关联的抗蚀刻保护涂层的示例，其中抗蚀刻保护涂层比分隔件更能对蚀刻工艺抗蚀刻。例如，图1A-图1C的保护冠130和第二保护冠132的抗蚀性以及图2A-图2D的保护涂层232和第二保护涂层234的抗蚀性可通过氧化来提高。氧化可降低保护冠130、第二保护冠132、保护涂层232和第二保护涂层234对在蚀刻工艺(诸如基于惰性气体的等离子体蚀刻工艺、基于有机化合物的蚀刻工艺、基于氯的蚀刻工艺、另一蚀刻工艺、或其任何组合)期间使用的材料的反应性。作为附加示例，图3B的碳注入工艺332可提高图3C和图3D的保护涂层336和保护涂层338的内聚力，从而使保护涂层336和保护涂层338更能抵抗蚀刻工艺。此外，用碳注入硅基层330可降低硅基层330对在蚀刻工艺期间使用的材料的反应性。作为另一示例，碳注入工艺332可被直接应用于分隔件116以提高分隔件116的内聚力和/或降低分隔件116对在蚀刻工艺期间使用的材料的反应性。

虽然参照图1A-图3D描绘了不同实施例，但是应当注意，这些实施例可被组合以形成抗蚀刻保护涂层的组合。例如，在形成如参照图2C描述的保护涂层232之后，可在分隔件116上和保护涂层232上形成如参照图1A描述的保护冠。该保护冠和保护涂层232两者可被氧化以产生完成的抗蚀刻保护涂层。

参照图4，公开了形成磁性隧道结(MTJ)器件的方法并将其一般地指定为400。方法400可包括在402使用第一蚀刻工艺来形成MTJ器件的第一部分。例如，参照图1A-图3D，可使用第一工艺来蚀刻存储层110、顶部电极层112和导电硬掩模层114以形成第一MTJ器件118的第一部分。

方法400可进一步包括在404在MTJ器件的暴露侧部上形成分隔件。例如，可如图1A-图3D中描绘的那样在第一MTJ器件118的侧壁124上形成分隔件116。

方法400还可包括在406形成与MTJ器件相关联的抗蚀刻保护涂层，该抗蚀刻保护涂层提供比分隔件更大的抗蚀性。例如，可如图1A-图1C中描绘的那样在顶表面126上以及在分隔件116的侧壁122上部上形成保护冠130。在另一实施例中，保护涂层232可被形成在分隔件116的侧壁上，如图2A-图2D描述的。在另一实施例中，基于硅的保护涂层336可被形成在分隔件116上。基于硅的保护涂层336可经受碳注入工艺332以提高基于硅的保护涂层336对第一蚀刻工艺的抗蚀性。在另一实施例中，碳注入工艺332可被直接应用于分隔件116以形成抗蚀刻保护涂层。

方法400包括在408使用第一蚀刻工艺来形成MTJ器件的第二部分。例如，可使用第一蚀刻工艺来形成第一MTJ器件118的完成部分。此完成部分可包括底部电极层104、基准层106和隧道势垒层108。

在其中抗蚀刻保护涂层形成在分隔件上的实施例中，方法400可任选地包括在形成MTJ器件的第二部分之后从分隔件移除抗蚀刻保护涂层。例如，在完成第一MTJ器件118的形成之后，可使用蚀刻工艺来移除抗蚀刻保护涂层(例如，图2A-2D、图1A-1C、图3A-3D的抗蚀刻保护涂层)。替换地，取决于特定制造过程和/或器件特性，可以不从分隔件移除抗蚀刻保护涂层。在此情形中，MTJ器件可包括(或可连接至)抗蚀刻保护涂层。

通过形成提供比分隔件更大的抗蚀性的抗蚀刻保护涂层，能够以对分隔件的较少磨损来执行蚀刻工艺。由此，MTJ器件能够以对连接至该MTJ器件的分隔件的较少磨损来制造。如此，减小了重沉积材料由于分隔件磨损而在MTJ器件上形成分流路径的风险。方法400的一个或多个操作可基于MTJ器件的器件结构和/或基于用于形成MTJ器件的一种或多种材料来重复一次或多次。例如，蚀刻工艺可被重复以进一步限定MTJ器件的一个或多个结构。在此情形中，作为解说性示例，一个或多个附加抗蚀刻保护涂层可被敷设于MTJ器件以在蚀刻工艺期间保护该MTJ器件的一个或多个区域。

使用方法400所制造的存储器可被包括在电子设备中，如参照图5进一步描述的。

参照图5，描绘了电子设备(诸如无线通信设备)的特定解说性实施例的框图并将其一般地指定为500。电子设备500包括耦合至存储器532的处理器，诸如数字信号处理器(DSP)510。存储器532可包括包含多个MTJ器件的高密度MTJ阵列560。该多个MTJ器件中的每个器件可使用图4的方法400来形成。

例如，该多个MTJ器件可包括使用与MTJ器件相关联的抗蚀刻保护涂层来形成的MTJ器件。为了解说，MTJ器件可包括电极，诸如图1A-图3D的顶部电极层112。MTJ器件可进一步包括存储层，诸如图1A-图3D的存储层110。可使用包括在电极的暴露侧部上以及在存储层的暴露侧部上形成分隔件(诸如图1A-图3D的分隔件116)的过程来形成MTJ器件。该过程可进一步包括形成与MTJ器件相关联的抗蚀刻保护涂层。例如，抗蚀刻保护涂层可被形成在分隔件上。抗蚀刻保护涂层可包括图1A-图1C的保护冠130、图2A-图2D的保护涂层232、和/或图3A-图3D的保护涂层336。取决于特定实现，可在高密度MTJ阵列560的制造期间(例如，使用蚀刻工艺)从高密度MTJ器件560移除(或基本移除)抗蚀刻保护涂层。在一个或多个其他实现中，不从高密度MTJ阵列560移除抗蚀刻保护涂层。在此情形中，高密度MTJ阵列560可包括抗蚀刻保护涂层。作为解说性示例，离子注入工艺332可被应用于分隔件116以形成抗蚀刻保护涂层，并且高密度MTJ阵列560可包括抗蚀刻保护涂层(由于在该示例中不从高密度MTJ阵列560移除抗蚀刻保护涂层)。

图5还示出了耦合至数字信号处理器510和显示器528的显示器控制器526。编码器/解码器(CODEC)534也可耦合至数字信号处理器510。扬声器536和话筒538可耦合至CODEC 534。

图5还指示无线控制器540可耦合至数字信号处理器510和天线542。在一特定实施例中，DSP 510、显示器控制器526、存储器532、CODEC 534、以及无线控制器540可被包括在系统级封装或片上系统设备522中。在一特定实施例中，输入设备530和电源544耦合至片上系统设备522。此外，在一特定实施例中，如图5中所解说的，显示器528、输入设备530、扬声器536、话筒538、天线542和电源544在片上系统设备522外部。然而，显示器528、输入设备530、扬声器536、话筒538、天线542和电源544中的每一者可耦合至片上系统设备522的组件，诸如接口或控制器。

结合所描述的实施例，公开了一种系统，其可包括用于防止重沉积材料变得紧邻或接触MTJ器件的暴露侧壁的装置，诸如图1A-图3D的分隔件116、配置成防止重沉积材料变得紧邻或接触MTJ器件的暴露侧壁的一个或多个其他器件或电路、或其任何组合。该系统还可包括用于在蚀刻工艺期间保护该用于防止重沉积材料变得紧邻或接触MTJ器件的暴露侧壁的装置免受磨损的装置。该用于保护的装置可包括图1C的保护冠130、图2D的保护涂层232、图3D的保护涂层336、配置成在蚀刻工艺期间保护该用于防止重沉积材料变得紧邻或接触MTJ器件的暴露侧壁的装置免受磨损的一个或多个其他结构或层、或其任何组合。

上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图6描绘了电子设备制造过程600的特定说明性实施例。

物理器件信息602在制造过程600处(诸如在研究计算机606处)被接收。物理器件信息602可包括表示半导体器件(诸如图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合)的至少一个物理性质的设计信息。例如，物理器件信息602可包括经由耦合至研究计算机606的用户接口604输入的物理参数、材料特性、以及结构信息。研究计算机606包括耦合至计算机可读介质(诸如存储器610)的处理器608，诸如一个或多个处理核。存储器610可存储计算机可读指令，其可被执行以使处理器608将物理器件信息602转换成遵循某一文件格式并生成库文件612。

在一特定实施例中，库文件612包括至少一个包括经转换的设计信息的数据文件。例如，库文件612可包括被提供以供与电子设计自动化(EDA)工具620一起使用的包含器件的半导体器件库，该器件包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合。

库文件612可在设计计算机614处与EDA工具620协同使用，设计计算机614包括耦合至存储器618的处理器616，诸如一个或多个处理核。EDA工具620可被存储为存储器618处的处理器可执行指令，以使得设计计算机614的用户能够设计包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的电路。例如，设计计算机614的用户可经由耦合至设计计算机614的用户接口624来输入电路设计信息622。电路设计信息622可包括表示半导体器件(诸如图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合)的至少一个物理性质的设计信息。为了解说，电路设计属性可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理属性的其他信息。

设计计算机614可被配置成转换设计信息(包括电路设计信息622)以遵循某一文件格式。为了解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机614可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的信息以及其他电路或信息的GDSII文件626。为了解说，数据文件可包括对应于包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其组合的片上系统(SOC)且还包括SOC内的附加电子电路和组件的信息。

GDSII文件626可在制造过程628被接收以根据GDSII文件626中的经转换信息来制造图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合。例如，设备制造过程可包括将GDSII文件626提供给掩模制造商630以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模632。掩模632可在制造过程期间被用于生成一个或多个晶片634。图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其组合可使用参照图1A-图3D描述的一种或多种方法和/或过程来形成在该一个或多个晶片634上。例如，该一个或多个晶片634可包括图1A-图1C的器件100、图2A-图2D的器件200、或图3A-图3D的器件300。该一个或多个晶片634可包括MTJ器件。

制造过程628可由全自动化或部分自动化的制造系统来实现。例如，制造过程628可以根据调度来自动化。制造系统可包括用于执行一个或多个操作以形成半导体器件的制造装备(例如，处理工具)。例如，该制造装备可被配置成执行定向沉积工艺、重新定位(例如，旋转)晶片634、沉积一种或多种材料、应用基于惰性气体的蚀刻工艺、应用基于有机化合物的蚀刻工艺、应用基于氯的蚀刻工艺、应用基于氟的蚀刻工艺等。

制造系统(例如，执行制造过程626的自动化系统)可具有分布式架构(例如，分层结构)。例如，制造计算机670可在制造过程628期间被使用。制造计算机670可包括根据该分布式架构分布的一个或多个处理器(诸如处理器672)、一个或多个存储器(诸如存储器674)、和/或控制器。该分布式架构可包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程628的高级部分可由一个或多个处理器(诸如处理器672)发起，并且低级系统可各自包括一个或多个相应控制器或可受其控制。特定低级系统的特定控制器可从特定高级系统接收一个或多个指令(例如，命令)，可向下级模块或处理工具发布子命令，以及可反过来向该特定高级系统传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件相应制造装备(例如，处理工具)相关联。在一特定实施例中，该制造系统可包括分布在该制造系统中的多个处理器。

替换地，制造计算机670可在该制造系统的高级系统、子系统、或组件处发起操作。在另一实施例中，制造计算机670执行制造系统的各种等级和组件处的分布式处理。

存储器674可包括处理器可执行指令，其在由处理器672执行时使得处理器672在形成MTJ器件(例如，第一MTJ器件118)期间发起操作。该操作可包括在第一MTJ器件118的暴露侧部上形成分隔件。该操作可进一步包括形成与该MTJ器件相关联的抗蚀刻保护涂层(例如，图1A-图1C的保护冠130、图2A-图2D的保护涂层232、和/或图3A-图3D的保护涂层336)。

在一特定实施例中，存储器674是存储计算机可执行指令的非瞬态计算机可读介质，该计算机可执行指令可由处理器672执行以使处理器672在形成第一MTJ器件118期间发起操作。该操作可包括在第一MTJ器件118的暴露侧部上形成分隔件。该操作可进一步包括形成与该MTJ器件相关联的抗蚀刻保护涂层(例如，图1A-图1C的保护冠130、图2A-图2D的保护涂层232、图3A-图3D的保护涂层336)。

作为解说性示例，处理器672可发起或控制(例如，使用第一步骤)使用第一蚀刻工艺来形成MTJ器件的第一部分。例如，处理器672可耦合至一个或多个控制器，这一个或多个控制器控制一件或多件制造装备以执行用于使用第一蚀刻工艺来形成MTJ器件的第一部分的第一步骤。处理器672可如图4的方法400中在402描述的那样控制使用第一蚀刻工艺来形成MTJ器件的第一部分的第一步骤。

处理器672还可发起或控制(例如，使用第二步骤)在MTJ器件的暴露侧部上形成分隔件。例如，处理器672可耦合至一个或多个控制器，这一个或多个控制器控制一件或多件制造装备以执行用于在MTJ器件的暴露侧部上形成分隔件的第二步骤。处理器672可通过控制如图4的方法400中在404描述的一个或多个过程来控制在MTJ器件的暴露侧部上形成分隔件。

处理器672还可发起或控制(例如，使用第三步骤)形成与MTJ器件相关联的抗蚀刻保护涂层。例如，处理器672可耦合至一个或多个控制器，这一个或多个控制器控制一件或多件制造装备以执行用于形成抗蚀刻保护涂层的第三步骤。处理器672可通过控制如图4的方法400中在406描述的一个或多个过程来形成抗蚀刻保护涂层。

处理器672还可发起或控制(例如，使用第四步骤)使用第一蚀刻工艺来形成MTJ器件的第二部分。例如，处理器672可耦合至一个或多个控制器，这一个或多个控制器控制一件或多件制造装备以执行用于使用第一蚀刻工艺来形成MTJ器件的第二部分的第四步骤。处理器672可通过控制如图4的方法400中在408描述的一个或多个过程来控制使用第一蚀刻工艺形成MTJ器件的第二部分。

处理器672还可发起或控制(例如，使用第五步骤)从分隔件移除抗蚀刻保护涂层。例如，处理器672可耦合至一个或多个控制器，这一个或多个控制器控制一件或多件制造装备以执行用于从分隔件移除抗蚀刻保护涂层的第五步骤。处理器672可通过控制如图4的方法400中在410描述的一个或多个过程来发起或控制从分隔件移除抗蚀刻保护涂层。

该一个或多个晶片634可被测试并分为多个管芯，诸如代表性管芯636。管芯636包括电路，该电路包括包含图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的器件。

管芯636可被提供给封装过程638，其中管芯636被纳入到代表性封装640中。例如，封装640可包括单个管芯636或多个管芯，诸如系统级封装(SiP)安排。封装640可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。

关于封装640的信息可被分发给各产品设计者(诸如经由存储在计算机646处的组件库)。计算机646可包括耦合至存储器650的处理器648，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器650处以处理经由用户接口644从计算机646的用户接收的PCB设计信息642。PCB设计信息642可包括经封装半导体器件在电路板上的物理定位信息，该经封装半导体器件对应于包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的封装640。

计算机646可被配置成转换PCB设计信息642以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件652，其中经封装的半导体器件对应于包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的封装640。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。

GERBER文件652可在板组装过程654处被接收并且被用于创建根据GERBER文件652内存储的设计信息来制造的PCB，诸如代表性PCB 656。例如，GERBER文件652可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 656可填充有电子组件(包括封装640)以形成代表性印刷电路组装件(PCA)658。

PCA 658可在产品制造过程660处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备662和第二代表性电子设备664。作为解说性而非限定性示例，第一代表性电子设备662、第二代表性电子设备664、或这两者可选自包括以下各项的组：其中集成有图1A-图3D的第一MTJ器件118、第二MTJ器件120的机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。作为另一解说性而非限定性示例，电子设备662和664中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、位置固定的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图6解说了根据本公开的教导的远程单元，但本公开并不限于这些所解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。

包括图1A-图3D的第一MTJ器件118、第二MTJ器件120、或其任何组合的设备可以如在解说性过程600中所描述的那样被制造、处理、并纳入到电子设备中。关于图1–5所公开的实施例的一个或多个方面可在各个处理阶段处被包括，诸如被包括在库文件612、GDSII文件626、以及GERBER文件652内，以及被存储在研究计算机606的存储器610、设计计算机614的存储器618、计算机646的存储器650、制造计算机670的存储器674、在各个阶段(诸如在板组装过程654)处使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例(诸如掩模632、管芯636、封装640、PCA 658、其他产品(诸如原型电路或设备(未示出)))中、或其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程600可由单个实体或由执行过程600的各个阶段的一个或多个实体来执行。

结合所描述的实施例，公开了一种系统，其可包括用于在MTJ器件的暴露侧部上形成分隔件的装置，诸如制造计算机670、制造过程628、配置成在MTJ器件的暴露侧部上形成分隔件的一个或多个其他器件或电路、或其任何组合。该系统还可包括用于形成与MTJ器件相关联的抗蚀刻保护涂层的装置，诸如制造计算机670、制造过程628、配置成形成抗蚀刻保护涂层的一个或多个其他器件或电路、或其任何组合。

技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。

结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、磁性随机存取存储器(MRAM)、或本领域中所知的任何其他形式的非瞬态存储介质。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。

提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。