一种横向扩散金属氧化物半导体LDMOS器件及版图的制作方法

本发明涉及半导体技术领域，特别涉及一种横向扩散金属氧化物半导体ldmos器件及版图。

背景技术：

横向扩散金属氧化物半导体(laterallydiffusedmetaloxidesemiconductor，ldmos)是功率集成电路(integratedcircuit，ic)必备的基础器件，按照耐压可以分为高压跟低压两种，其中尤指高压ldmos的设计较复杂。

通常情况下，硅半导体器件若要达到高耐压值就需要较长的耗尽区，但是较长的耗尽区又会抬升器件的导通电阻(rdson)，理想器件是耐压很高而导通电阻很低，但是通常两者是相互矛盾的。以耐压700v的ldmos为例，耐压700v的ldmos经常会出现在交流-直流(ac-dc)、发光二极管驱动器(leddriver)等电源管理芯片(poweric)中，耐压由耗尽区长度决定，若想得到低导通电阻就需要足够长的沟道宽度来降低rdson，超长沟道宽度的高压ldmos通常采用手指状版图，但是由于电场集中效应经常会导致器件失效。

技术实现要素：

本发明提供了一种横向扩散金属氧化物半导体ldmos器件及版图，其目的是为了解决ldmos由于电场集中效应会导致器件失效的问题。

为了达到上述目的，本发明的实施例提供了一种横向扩散金属氧化物半导体ldmos器件，包括：p型衬底；

形成于p型衬底上的耗尽区；

耗尽区包括沿第一方向依次排列的至少两个直道区域和在直道区域的一端连接两个直道区域的过渡区域；其中，

两个直道区域包括：第一直道区域和第二直道区域，第一直道区域的第一 边界与第二直道区域的第二边界之间的距离为第一预设距离，第一边界为远离第二直道区域的边界，第二边界为远离第一直道区域的边界；

过渡区域包括与第一边界平行且连接的第三边界和与第二边界平行且连接的第四边界，其中第四边界与第三边界之间的距离为第二预设距离；

第一预设距离小于第二预设距离。

优选地，第三边界通过呈斜线的第五边界与第一边界连接，第四边界通过呈斜线的第六边界与第二边界连接。

优选地，第五边界与第一边界的反向延长线之间的夹角、第六边界与第二边界的反向延长线之间的夹角均为第一预设角度值，第一预设角度值的取值范围为15度～45度。

优选地，第三边界、第四边界与相邻的直道区域间的距离均为5.6微米。

优选地，ldmos器件还包括：形成于p型衬底上、位于第一直道区域和第二直道区域之间的p型重掺杂区域。

优选地，p型重掺杂区域延伸至过渡区域，距过渡区域的第七边界的距离为第一预设数值，第七边界为连接第三边界与第四边界的边界；

朝向过渡区域的底部的方向，p型重掺杂区域超出第一直道区域的长度为第二预设数值；

第一预设数值为第二预设数值的2倍。

为了实现上述目的，本发明的实施例还提供了一种横向扩散金属氧化物半导体ldmos器件的版图结构，包括与ldmos器件的耗尽区相对应的耗尽区部位，耗尽区部位包括沿第一方向依次排列的至少两个直道区域部位和在直道区域部位的一端连接两个直道区域部位的过渡区域部位；其中，

两个直道区域部位分别为第一直道区域部位和第二直道区域部位，第一直道区域部位的第一边界与第二直道区域部位的第二边界之间的距离为第一预设距离，第一边界为远离第二直道区域部位的边界，第二边界为远离第一直道区域部位的边界；

过渡区域部位过渡区域包括与第一边界平行且连接的第三边界和与第二边界平行且连接的第四边界，其中第四边界与第三边界之间的距离为第二预设距离；

第一预设距离小于第二预设距离。

优选地，第三边界通过呈斜线的第五边界与第一边界连接，第四边界通过呈斜线的第六边界与第二边界连接。

优选地，第五边界与第一边界的反向延长线之间的夹角、第六边界与第二边界的反向延长线之间的夹角均为第一预设角度值，第一预设角度值的取值范围为15度～45度。

优选地，第三边界、第四边界与相邻的直道区域间的距离均为5.6微米。

优选地，ldmos器件还包括：与ldmos器件的p型重掺杂区域相对应的p型重掺杂区域部位。

优选地，p型重掺杂区域部位延伸至过渡区域部位，距过渡区域部位的第七边界的距离为第一预设数值；第七边界为连接第三边界与第四边界的边界；

朝向过渡区域部位的底部的方向，p型重掺杂区域部位超出第一直道区域部位的长度为第二预设数值；

第一预设数值为第二预设数值的2倍。

本发明的上述方案至少包括以下有益效果：

本发明提供的ldmos器件及版图，通过优化ldmos器件的结构设计及版图设计，在不改变芯片ldmos器件面积的前提下，扩大电场集中区域的耗尽区的长度，使实际到达漏极的两个尖端区域的场强变弱，达到弱化电场集中效应的技术效果，本发明解决了ldmos由于电场集中效应会导致器件失效的问题，提升了产品可靠性，提高了市场竞争力。

附图说明

图1表示本发明的第一实施例提供的ldmos器件的结构示意图；

图2为现有技术中ldmos器件的电场线分布示意图；

图3为本发明的第一实施例提供的ldmos器件的电场线分布示意图；

图4为图1中a处局部放大图；

图5为图1中b处局部放大图；

图6为图1中c出局部放大图；

图7为本发明的第二实施例提供的ldmos器件版图的结构示意图；

图8为本发明第三实施例提供的ldmos器件的工艺流程图之一；

图9为本发明第三实施例提供的ldmos器件的工艺流程图之二；

图10为本发明第三实施例提供的ldmos器件的工艺流程图之三；

图11为本发明第三实施例提供的ldmos器件的工艺流程图之四。

附图标记说明：

101、耗尽区；102、第一方向；103、直道区域；104、过渡区域；105、第一直道区域；106、第二直道区域；107、第一边界、108、第二边界；109、第三边界；110、第四边界；111、第五边界；112、第六边界；113、p型重掺杂区域；114、第七边界；115、漏极；θ、夹角；la、第三边界、第四边界与相邻的直道区域间的距离；lc、第一预设数值；lb、第二预设数值；201、耗尽区部位；203、直道区域部位；204、过渡区域部位；205、第一直道区域部位；206、第二直道区域部位；213、p型重掺杂区域部位。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的问题，提供了一种横向扩散金属氧化物半导体ldmos器件及版图。

第一实施例

参见图1，本发明的第一实施例提供了一种横向扩散金属氧化物半导体ldmos器件，包括：p型衬底；

形成于p型衬底上的耗尽区101；

耗尽区101包括沿第一方向102依次排列的至少两个直道区域103和在直道区域103的一端连接两个直道区域103的过渡区域104，过渡区域104通常为电场集中区域；其中，

两个直道区域103包括：第一直道区域105和第二直道区域106，第一直道区域105的第一边界107与第二直道区域106的第二边界108之间的距离为第一预设距离，第一边界107为远离第二直道区域106的边界，第二边界108为远离第一直道区域105的边界；其中，ldmos器件还包括：形成于p型衬 底上、位于第一直道区域105和第二直道区域106之间的p型重掺杂区域113，p型重掺杂区域113通常作为ldmos器件的栅极或源极，而第一直道区域105、第二直道区域106的另一侧(远离p型重掺杂区域113的一侧)作为ldmos器件的漏极115，通常情况下，在漏极115的两个尖端区域，存在电场集中效应，为电场集中区域。

过渡区域104包括与第一边界107平行且连接的第三边界109和与第二边界108平行且连接的第四边界110，其中第四边界110与第三边界109之间的距离为第二预设距离；

第一预设距离小于第二预设距离，即沿第一方向102上，过渡区域104的长度大于两个直道区域103的长度，这样，在不改变芯片面积的前提下，电场集中区域的耗尽区101的长度扩大了，使实际到达漏极115的两个尖端区域的场强变弱，达到弱化电场集中效应的技术效果；参见图2和图3，分别为现有技术中与本发明的实施例提供的ldmos器件的电场线分布示意图，本发明的实施例提供的ldmos器件相对于现有技术，漏极115的两个尖端区域的场强变弱，弱化了电场集中效应。

参见图1及图4，第三边界109通过呈斜线的第五边界111与第一边界107连接，第四边界110通过呈斜线的第六边界112与第二边界108连接；第五边界111作为过渡边界连接第三边界109与第一边界107，第六边界112作为过渡边界连接第二边界108与第四边界110。

第五边界111与第一边界107的反向延长线之间的夹角θ、第六边界112与第二边界108的反向延长线之间的夹角θ均为第一预设角度值，第一预设角度值的取值范围为15度～45度，其中，第一预设角度值的取值范围是通过多次仿真试验得出，在仿真实验中发现，角度值过大会形成新的尖端，而角度过小改善效果不明显。

参见图1及图5，第三边界109、第四边界110与相邻的直道区域103间的距离la均为5.6微米，对于打5排孔的情况(线宽(line)/光栅间距(space)为0.5/0.5的工艺，若孔可以更小，那么这个值也可以相应减少)，5排孔即5*(0.5+0.5)＝5um。

参见图1及图6，p型重掺杂区域113延伸至过渡区域104，距过渡区域 104的第七边界114的距离为第一预设数值lc，第七边界114为连接第三边界109与第四边界110的边界；

朝向过渡区域104的底部的方向，p型重掺杂区域113超出第一直道区域105的长度为第二预设数值lb；

其中，最佳的尺寸为第一预设数值lc为第二预设数值lb的2倍，可选地，lc＝(2±0.5)lb，在上述范围内，均可达到较为理想的效果，并且通过器件各部分之间的位置约束关系，提高了生产的便利性和器件的规整性。

本发明的上述实施例提供的ldmos器件，通过优化ldmos器件的结构设计，在不改变芯片面积的前提下，扩大电场集中区域的耗尽区101的长度，使实际到达漏极115的两个尖端区域的场强变弱，达到弱化电场集中效应的技术效果，本发明解决了ldmos由于电场集中效应会导致器件失效的问题，提升了产品可靠性，提高了市场竞争力。

第二实施例

参见图7，本发明的第二实施例提供了一种横向扩散金属氧化物半导体ldmos器件的版图结构，包括与ldmos器件的耗尽区相对应的耗尽区部位201，具体地，耗尽区域部位为透光区域，用于对ldmos器件进行局部选择性氧化(locos)。

耗尽区部位201包括沿第一方向依次排列的至少两个直道区域部位203和在直道区域部位203的一端连接两个直道区域部位203的过渡区域部位204；其中，

两个直道区域部位203分别为第一直道区域部位205和第二直道区域部位206，第一直道区域部位205的第一边界与第二直道区域部位206的第二边界之间的距离为第一预设距离，第一边界为远离第二直道区域部位206的边界，第二边界为远离第一直道区域部位205的边界；

过渡区域部位204过渡区域包括与第一边界平行且连接的第三边界和与第二边界平行且连接的第四边界，其中第四边界与第三边界之间的距离为第二预设距离；

第一预设距离小于第二预设距离。

优选地，第三边界通过呈斜线的第五边界与第一边界连接，第四边界通过 呈斜线的第六边界与第二边界连接。

优选地，第五边界与第一边界的反向延长线之间的夹角、第六边界与第二边界的反向延长线之间的夹角均为第一预设角度值，第一预设角度值的取值范围为15度～45度。

优选地，第三边界、第四边界与相邻的直道区域203间的距离均为5.6微米。

优选地，ldmos器件还包括：与ldmos器件的p型重掺杂区域相对应的p型重掺杂区域部位213。

优选地，p型重掺杂区域部位213延伸至过渡区域部位204，距过渡区域部位204的第七边界的距离为第一预设数值；第七边界为连接第三边界与第四边界的边界；

朝向过渡区域部位204的底部的方向，p型重掺杂区域部位213超出第一直道区域部位205的长度为第二预设数值；

第一预设数值为第二预设数值的2倍。

本发明的上述实施例提供的ldmos器件版图，通过优化ldmos器件版图的结构设计，在不改变ldmos器件芯片面积的前提下，扩大电场集中区域的耗尽区的长度，使实际到达漏极的两个尖端区域的场强变弱，达到弱化电场集中效应的技术效果，本发明解决了ldmos由于电场集中效应会导致器件失效的问题，提升了产品可靠性，提高了市场竞争力。

第三实施例

第三实施例对本发明提供的ldmos器件的工艺流程简要说明如下：

第一步，参见图7，在p型100晶向80ohm-cm电阻率的衬底片(psub)上先用局部氧化locos工艺制作场氧(fox)。

第二步，参见图8，依次对衬底片光刻、注入、去胶、推阱，形成器件耗尽区(hvnw)与沟道区(pw)。

第三步，参见图9，依次进行多晶(poly)淀积、光刻、刻蚀，形成栅极(gate)区域。

第四步，参见图10，进行源极(source)n+与drain接触n+的注入，形成ldmos的核心剖面结构，剖面结构中a为耗尽区，700v产品通常为65um， b为drain接触区域。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。