掩模、显示装置以及制造显示装置的方法与流程

技术领域

本发明的示例性实施方式涉及用于形成图案的曝光掩模以及使用掩模制造显示装置的方法。

背景技术：

基于显示装置的发光方案，显示装置被分类为包括液晶显示(“LCD”)装置、有机发光二极管(“OLED”)显示装置、等离子体显示面板(“PDP”)装置、电泳显示(“EPD”)装置等的类型。

在这些显示装置中，LCD装置通常包括彼此相对的两个基板以及介于两个基板之间的液晶层。LCD装置的两个基板之一包括多个薄膜晶体管(“TFT”)以及布置在其上的像素电极，并且像素电极由TFT驱动。

随着对具有高分辨率的显示装置的需要日益增长，像素可以包括三个以上的TFT，并且TFT可具有明显小的尺寸。

技术实现要素：

在制造这样小尺寸的薄膜晶体管(“TFT”)的情况下，由于在它的制造处理过程中的误差，TFT中可能会出现缺陷。

本发明的示例性实施方式涉及可用于制造包括小尺寸的TFT的显示装置的掩模。

本发明的示例性实施方式还涉及使用掩模制造显示装置的方法。

根据本发明的示例性实施方式，一种掩模，包括基底基板以及在基底基板上的包括透光部和遮光部的遮光图案，其中，遮光部包括第一源电极部、与第一源电极部间隔开的第一漏电极部、连接至第一源电极部的第二源电极部、与第二源电极部间隔开的第二漏电极部、连接至第二漏电极部的第三源电极部、与第三源电极部间隔开并且包括平行于第三源电极部的至少一部分的第三漏电极部、在第三源电极部的面向第三漏电极部的端部处的第一辅助遮光部、以及在第三漏电极部的面向第三源电极部的端部处的第二辅助遮光部。

在示例性实施方式中，第一辅助遮光部可以接触第三源电极部并且可以朝向第三漏电极部突出。

在示例性实施方式中，第一辅助遮光部可以在第三源电极部与第三漏电极部之间同时与第三源电极部间隔开。

在示例性实施方式中，第一辅助遮光部可具有条形。

在示例性实施方式中，第一辅助遮光部可具有圆形和多边形之一。

在示例性实施方式中，第二辅助遮光部可以接触第三漏电极部并且可以朝向第三源电极部突出。

在示例性实施方式中，第二辅助遮光部可以在第三源电极部与第三漏电极部之间同时与第三漏电极部间隔开。

在示例性实施方式中，第二辅助遮光部可具有条形。

在示例性实施方式中，第二辅助遮光部可具有圆形和多边形之一。

在示例性实施方式中，掩模可以进一步包括第三源电极部与第三漏电极部之间的沟道部。

在示例性实施方式中，沟道部可以是半透射部。

在示例性实施方式中，第三源电极部和第三漏电极部可以分别在沟道部的两侧被布置为彼此平行，并且第三源电极部和第三漏电极部中的每一个可具有条形。

在示例性实施方式中，第三源电极部和第三漏电极部可以分别在沟道部的两侧被布置为彼此平行，并且第三源电极部和第三漏电极部中的每一个可具有弯曲条形。

在示例性实施方式中，在第一源电极部的端部、第一漏电极部的端部、第二源电极部的端部、以及第二漏电极部的端部处可以不存在辅助遮光部。

根据本发明的另一示例性实施方式，一种显示装置，包括第一基板；第一基板上的第一栅电极、第二栅电极以及第三栅电极；第一栅电极、第二栅电极和第三栅电极上的栅极绝缘层；栅极绝缘层上的第一半导体层，第一半导体层包括与第一栅电极重叠的至少一部分；第一源电极，包括与第一半导体层重叠的至少一部分；第一漏电极，与第一源电极间隔开，第一漏电极包括与第一半导体层重叠的至少一部分；栅极绝缘层上的第二半导体层，第二半导体层包括与第二栅电极重叠的至少一部分；第二源电极，连接至第一源电极，第二源电极包括与第二半导体层重叠的至少一部分；第二漏电极，与第二源电极间隔开，第二漏电极包括与第二半导体层重叠的至少一部分；栅极绝缘层上的第三半导体层，第三半导体层包括与第三栅电极重叠的至少一部分；第三源电极，连接至第二漏电极，第三源电极包括与第三半导体层重叠的至少一部分；以及第三漏电极，与第三源电极间隔开，第三漏电极包括与第三半导体层重叠的至少一部分；其中，朝向第三漏电极突出的第一突起布置在第三源电极的端部处，以及朝向第三源电极突出的第二突起布置在第三漏电极的端部处。

在示例性实施方式中，第三源电极和第三漏电极中的每一个可具有在大约3微米(μm)至大约5μm的范围内的宽度，并且第一突起和第二突起中的每一个可具有在大约0.1μm至大约0.5μm的范围内的突出长度。

在示例性实施方式中，第三源电极和第三漏电极可以在第三半导体层上被布置为彼此平行，并且第三源电极和第三漏电极中的每一个可具有条形。

在示例性实施方式中，第三源电极和第三漏电极可以在第三半导体层上被布置为彼此平行，并且第三源电极和第三漏电极中的每一个可具有弯曲条形。

在示例性实施方式中，在第一源电极的端部、第一漏电极的端部、第二源电极的端部、以及第二漏电极的端部处可以不存在第一突起和第二突起。

在示例性实施方式中，显示装置可以进一步包括与第一基板相对的第二基板，以及第一基板与第二基板之间的液晶层。

根据本发明的又一个示例性实施方式，一种制造显示装置的方法，该方法包括：在第一基板上形成第一栅电极、第二栅电极以及第三栅电极；在第一栅电极、第二栅电极和第三栅电极上形成栅极绝缘层；在栅极绝缘层上涂覆半导体材料；在半导体材料上涂覆导电材料以形成导电层；在导电层上涂覆光致抗蚀剂；在光致抗蚀剂上方布置掩模；向掩模照射光以对光致抗蚀剂执行选择性曝光；图案化光致抗蚀剂；以及使用图案化的光致抗蚀剂图案化半导体材料和导电层，并且掩模包括基底基板以及在基底基板上的包括透光部和遮光部的遮光图案，并且遮光部包括：第一源电极部；第一漏电极部，与第一源电极部间隔开；第二源电极部，连接至第一源电极部；第二漏电极部，与第二源电极部间隔开；第三源电极部，连接至第二漏电极部；第三漏电极部，与第三源电极部间隔开，第三漏电极部包括平行于第三源电极部的至少一部分；第一辅助遮光部，在第三源电极部的端部处；以及第二辅助遮光部，在第三漏电极部的端部处。

在示例性实施方式中，第一辅助遮光部可以接触第三源电极部并且可以朝向第三漏电极部突出。

在示例性实施方式中，第一辅助遮光部可以在第三源电极部与第三漏电极部之间同时与第三源电极部间隔开。

在示例性实施方式中，第一辅助遮光部可具有条形。

在示例性实施方式中，第一辅助遮光部可具有圆形和多边形之一。

在示例性实施方式中，第二辅助遮光部可以接触第三漏电极部并且可以朝向第三源电极部突出。

在示例性实施方式中，第二辅助遮光部可以在第三源电极部与第三漏电极部之间同时与第三漏电极部间隔开。

在示例性实施方式中，第二辅助遮光部可具有条形。

在示例性实施方式中，第二辅助遮光部可具有圆形和多边形之一。

在示例性实施方式中，图案化半导体材料和导电层可以包括：形成包括与第三栅电极重叠的至少一部分的第三半导体层，包括与第三半导体层重叠的至少一部分的第三源电极，以及与第三源电极间隔开并且包括与第三半导体层重叠的至少一部分的第三漏电极，并且掩模进一步包括第三源电极部与第三漏电极部之间的沟道部，沟道部用于形成第三半导体层的沟道。

在示例性实施方式中，沟道部可以是半透射部。

在示例性实施方式中，第三源电极部和第三漏电极部可以分别在沟道部的两侧被布置为彼此平行，并且第三源电极部和第三漏电极部中的每一个可具有条形。

在示例性实施方式中，第三源电极部和第三漏电极部可以分别在沟道部的两侧被布置为彼此平行，并且第三源电极部和第三漏电极部中的每一个可具有弯曲条形。

上述仅是说明性的并不旨在以任何方式进行限制。除以上描述的示例性实施方式和特征之外，通过参考附图和以下具体实施方式，另外的示例性实施方式和特征将变得显而易见。

附图说明

从结合附图的以下详细描述，将更加清晰地理解本发明的示例性实施方式的上述及其他特征，在附图中：

图1是示出了显示装置的示例性实施方式的平面图；

图2是沿着图1中的截面线I-I’截取的截面图；

图3是沿着图1的截面线II-II’截取的截面图；

图4是沿着图1的截面线III-III’截取的截面图；

图5是图1中所示的像素的等效电路图；

图6的(a)和图6的(b)是分别示出了传统掩模和使用掩模制造的薄膜晶体管(“TFT”)的一部分的平面图；

图7是示出了掩模的示例性实施方式的平面图；

图8为沿图7的截面线IV-IV’截取的截面图；

图9是示出了图7的部分“A”的放大图；

图10是示出了掩模的另一示例性实施方式的局部平面图；

图11是示出了掩模的另一示例性实施方式的局部平面图；

图12是示出了掩模的另一示例性实施方式的局部平面图；

图13是示出了掩模的另一示例性实施方式的局部平面图；

图14是示出了掩模的另一示例性实施方式的局部平面图；

图15A至图15K是分别示出了制造显示装置的方法的过程的示图；以及

图16和图17是示出了显示装置中的第三TFT的示例性实施方式的局部平面图。

具体实施方式

现在将参考附图更为全面地描述示例性实施方式。然而，它们可以以不同的形式体现并且不应被解释为限于本文所阐述的示例性实施方式。而是，提供这些示例性实施方式使得本公开将彻底并完整，并且将向本领域中的技术人员充分传达示例性实施方式。

在附图中，可以简化或放大某个元件或形状以更好地示出本发明，也可以省略实际产品中的其他元件。因此，附图旨在便于理解本发明。贯穿本说明书，相同的参考标号指相同的元件。

当层或者元件称为在另一层或元件上时，层或元件可直接在另一层或元件上，或者一个或多个中间层或元件可以介于其间。

贯穿说明书，当元件被称为“连接”至其他元件时，该元件“直接地连接”至其他元件或者“电连接”至其他元件，在其之间插入有一个或多个中间元件。除非内容中另有明确说明，如在本文中所使用的，单数形式“一个(a)”、“一个(an)”和“该(the)”旨在包括复数形式，包括“至少一个”。“或”表示“和/或”。如本文中使用的，术语“和/或”包括一个或者多个相关列出项的任何和所有组合。将进一步理解的是，当在本说明书中使用时，术语“包括(comprise)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”指定存在所述的特征、整体、步骤、操作、元件、和/或部件，但并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或者添加。

应当理解的是，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本文的教导的情况下，下面讨论的“第一元件”可以称为“第二元件”或“第三元件”，并且“第二元件”和“第三元件”也可以同样地使用。例如，元件“A”可称为“第一A”、“第二A”或“第三A”。

为了便于描述，本文中可以使用空间相关术语“在…下方(below)”、“在…之下(beneath)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”以描述附图中所示的一个元件或部件与另一元件或部件之间的关系。将理解的是，除附图中所描述的定向之外，空间相关术语旨在包括使用或者操作中的装置的不同定向。例如，在附图中示出的装置翻转的情况下，位于另一装置“下方”或“之下”的装置可以放置在另一装置“上方”。因此，示例性术语“在…下方”可以包括下部位置和上部位置。装置还可以在其他方向定向，并且因此可以根据定向对空间相关术语进行不同的解释。

考虑到正在讨论的测量和与特定量的测量相关联的误差(即，测量系统的局限性)，本文中所使用的“约”或者“近似”包含所述值和由本领域普通技术人员确定的具体值的可接受偏差范围内的平均值。在示例性实施方式中，“约”可指在一个或者多个标准偏差内，或者在所述值的±30％、20％、10％、5％内。

除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本领域中的技术人员通常理解的相同的含义。将进一步应当理解的是，诸如通用词典中所定义的那些术语应当解释为具有与在相关技术的上下文中的它们的含义一致的含义，而不解释为理想的或过于刻板的意思，除非说明书中明确地进行了清楚的限定。

当确定在描述本发明中详细说明可能会使本发明的目的不必要地模糊时，将省略这样的详细说明。此外，将对相同的组件和相应的部件给出相同的参考标号。

在下文中，将参考图1、图2、图3以及图4描述显示装置的示例性实施方式。

图1是示出了根据示例性实施方式的显示装置的平面图。图2是沿图1的截面线I-I’截取的截面图。图3是沿着图1的截面线II-II’截取的截面图。图4是沿着图1的截面线III-III’截取的截面图。

根据示例性实施方式的显示装置是液晶显示(“LCD”)装置10。然而，显示装置不限于此，并且本发明的特征也可应用于有机发光二极管(“OLED”)显示装置。

根据示例性实施方式的LCD装置10包括第一基板301、布置成与第一基板301相对的第二基板302、以及布置在第一基板301与第二基板302之间的液晶层333。

LCD装置10包括多个像素101，并且单个像素101可以包括第一子像素区域P1和第二子像素区域P2。

详细地，如在图1至图4中示出的，LCD装置10的像素101包括栅极线GL、数据线DL、第一薄膜晶体管TFT1、第二薄膜晶体管TFT2、第三薄膜晶体管TFT3、第一存储线751、第二存储线752、第一子像素电极PE1、第二子像素电极PE2、第一扩展电极181、第二扩展电极182、第三扩展电极183、共用电极210、滤色器354以及液晶层333。

如在图1和图2中示出的，第一薄膜晶体管TFT1包括第一栅电极GE1、第一半导体层311、第一源电极SE1以及第一漏电极DE1。

如在图1和图3中示出的，第二薄膜晶体管TFT2包括第二栅电极GE2、第二半导体层312、第二源电极SE2以及第二漏电极DE2。

如在图1和图4中示出的，第三薄膜晶体管TFT3包括第三栅电极GE3、第三半导体层313、第三源电极SE3以及第三漏电极DE3。

如在图2中示出的，栅极线GL布置在第一基板301上。详细地，如在图1中示出的，栅极线GL布置在第一子像素区域P1与第二子像素区域P2之间。

如在图1中示出的，栅极线GL可具有不同的线宽度。第一栅电极GE1、第二栅电极GE2以及第三栅电极GE3具有从栅极线GL延伸的结构。换言之，栅极线GL和第一栅电极GE1、第二栅电极GE2以及第三栅电极GE3彼此成为一体。

虽然未示出，栅极线GL可具有连接部，例如，所述连接部的在尺寸上比它的另一部分更宽的端部连接至另一层或外部驱动电路。

在示例性实施方式中，栅极线GL可以包括诸如Al或Al合金的铝(Al)基金属、诸如Ag或Ag合金的银(Ag)基金属、诸如Cu或Cu合金的铜(Cu)基金属、以及诸如Mo或Mo合金的钼(Mo)基金属中的至少一个。在可替换的示例性实施方式中，栅极线GL可以包括铬(Cr)、钽(Ta)以及钛(Ti)中的至少一个。在示例性实施方式中，栅极线GL可具有包括至少两个导电层的多层结构，该至少两个导电层彼此具有不同的物理性能。在示例性实施方式中，栅极线GL可具有例如包括Ti下部层和Cu上部层的双层结构。

第一存储线751布置在第一基板301上以沿着第一子像素电极PE1的侧面中的至少一侧延伸。在示例性实施方式中，如在图1中示出的，例如，第一存储线751可具有围绕第一子像素电极PE1的形状。在示例性实施方式中，第一存储线751和第一子像素电极PE1可以彼此重叠或可以不彼此重叠。

第一存储线751可以接收外部施加的第一存储电压。在示例性实施方式中，第一存储电压可以是直流(“DC”)电压。

第一存储线751可具有与栅极线GL的结构相同的结构。换言之，栅极线GL和第一存储线751可以在相同的处理中被同时设置。

第二存储线752可以布置在第一基板301上以沿着第二子像素电极PE2的侧面中的至少一侧延伸。在示例性实施方式中，如在图1中示出的，例如，第二存储线752可以布置为与第二子像素电极PE2的侧面中的至少一侧相邻。在示例性实施方式中，第二存储线752和第二子像素电极PE2可以彼此重叠或可以不彼此重叠。

第二存储线752和第一存储线751可以彼此连接。

第二存储线752可具有与栅极线GL的结构相同的结构。换言之，栅极线GL和第二存储线752可以在相同的处理中被同时设置。

栅极绝缘层310布置在栅极线GL、第一栅电极GE1、第二栅电极GE2和第三栅电极GE3、第一存储线751以及第二存储线752上。在示例性实施方式中，栅极绝缘层310可以布置在包括第一存储线751和第二存储线752的第一基板301的整个表面上。

如在图4中示出的，通过其暴露第一存储线751的第三接触孔CH3可以限定在栅极绝缘层310中。

在示例性实施方式中，栅极绝缘层310可以包括氮化硅(SiN_X)、氧化硅(SiO_X)等。在示例性实施方式中，栅极绝缘层310可具有多层结构，该多层结构包括彼此具有不同物理特性的至少两个绝缘层。

第一半导体层311、第二半导体层312以及第三半导体层313布置在栅极绝缘层310上。在示例性实施方式中，第一半导体层311与第一栅电极GE1重叠，第二半导体层312与第二栅电极GE2重叠、并且第三半导体层313与第三栅电极GE3重叠。

第一半导体层311、第二半导体层312以及第三半导体层313可以彼此连接。

在示例性实施方式中，第一半导体层311、第二半导体层312以及第三半导体层313可以包括非晶硅、多晶硅等。在可替换示例性实施方式中，第一半导体层311、第二半导体层312以及第三半导体层313可以包括氧化物半导体。

欧姆接触层360布置在第一半导体层311、第二半导体层312以及第三半导体层313上。在示例性实施方式中，欧姆接触层360未布置在对应于第一薄膜晶体管TFT1、第二薄膜晶体管TFT2以及第三薄膜晶体管TFT3的相应沟道区的第一半导体层311、第二半导体层312以及第三半导体层313的相应部分上。

在示例性实施方式中，欧姆接触层360可以包括硅化物或以高浓度掺杂有n型杂质(诸如，磷)的n+氢化非晶硅。

包括在第一薄膜晶体管TFT1中的第一源电极SE1和第一漏电极DE1、包括在第二薄膜晶体管TFT2中的第二源电极SE2和第二漏电极DE2、以及包括在第三薄膜晶体管TFT3中的第三源电极SE3和第三漏电极DE3布置在欧姆接触层360上。

如在图1中示出的，第一源电极SE1从数据线DL延伸到第一栅电极GE1上以布置在第一栅电极GE1和第一半导体层311上。第一源电极SE1与第一栅电极GE1和第一半导体层311重叠。在示例性实施方式中，第一源电极SE1可具有C形、倒C形、U形、以及倒U形中的一个。例如，图1示出了具有U形的第一源电极SE1。

在示例性实施方式中，第一源电极SE1可以包括难熔金属，诸如，铬(Cr)、钽(Ta)以及钛(Ti)、或者其合金。在示例性实施方式中，第一源电极SE1可具有包括难熔金属层和低阻导电层的多层结构。多层结构的实例可以包括包含Cr或Mo(Mo合金)下部层和Al(Al合金)上部层的双层结构、包含Ti下部层和Cu上部层的双层结构、以及包含Mo(Mo合金)下部层、Al(Al合金)中间层、以及Mo(Mo合金)上部层的三层结构。此外，除了上述材料以外，或代替上述材料，第一源电极SE1可以包括各种其他金属或导电材料。

第一漏电极DE1布置在第一栅电极GE1和第一半导体层311上同时与第一源电极SE1间隔开。第一漏电极DE1与第一栅电极GE1、第一半导体层311、以及第一扩展电极181重叠。在示例性实施方式中，第一漏电极DE1通过第一接触孔CH1连接至第一扩展电极181。

第一漏电极DE1可具有与第一源电极SE1的结构相同的结构。换言之，第一漏电极DE1和第一源电极SE1可以在相同的处理中被同时设置。

第一栅电极GE1、第一源电极SE1、第一漏电极DE1、第一半导体层311、以及欧姆接触层360构成第一薄膜晶体管TFT1。在示例性实施方式中，第一薄膜晶体管TFT1的沟道限定在第一源电极SE1与第一漏电极DE1之间的第一半导体层311的一部分中。第一半导体层311的对应于沟道的部分的厚度可小于第一半导体层311的另一部分的厚度。

第二源电极SE2电连接至第一源电极SE1。为此，第二源电极SE2和第一源电极SE1可以是一体的。第二源电极SE2可以布置在第二栅电极GE2和第二半导体层312上。第二源电极SE2与第二栅电极GE2和第二半导体层312重叠。在示例性实施方式中，第二源电极SE2可具有C形、倒C形、U形、以及倒U形中的一个。例如，图1示出了具有倒U形的第二源电极SE2。换言之，第二源电极SE2相对于第一源电极SE1的形状可具有倒置的形状。

第二源电极SE2可具有与第一源电极SE1的结构相同的结构。换言之，第二源电极SE2和第一源电极SE1可以在相同的处理中被同时设置。

第二漏电极DE2布置在第二栅电极GE2和第二半导体层312上同时与第二源电极SE2间隔开。第二漏电极DE2与第二栅电极GE2、第二半导体层312、以及第二扩展电极182重叠。在示例性实施方式中，第二漏电极DE2通过第二接触孔CH2连接至第二扩展电极182。

第二漏电极DE2可以包括与第一源电极SE1的材料相同的材料并且可具有与第一源电极SE1相同的结构(多层结构)。换言之，第二漏电极DE2和第一源电极SE1可以在相同的处理中被同时设置。

第二栅电极GE2、第二源电极SE2、第二漏电极DE2、第二半导体层312、以及欧姆接触层360构成第二薄膜晶体管TFT2。在示例性实施方式中，第二薄膜晶体管TFT2的沟道可以限定在第二源电极SE2与第二漏电极DE2之间的第二半导体层312的一部分中。第二半导体层312的对应于沟道的部分的厚度可小于第二半导体层312的另一部分的厚度。

第三源电极SE3电连接至第二漏电极DE2。为此，第三源电极SE3和第二漏电极DE2可以是一体的。第三源电极SE3布置在第三栅电极GE3和第三半导体层313上。第三源电极SE3与第三栅电极GE3和第三半导体层313重叠。

第三源电极SE3可具有与第一源电极SE1的结构相同的结构。换言之，第三源电极SE3和第一源电极SE1可以在相同的处理中被同时设置。

第三漏电极DE3布置在第三栅电极GE3、第三半导体层313以及第一存储线751上同时与第三源电极SE3间隔开。第三漏电极DE3与第三栅电极GE3、第三半导体层313、第一存储线751、以及第三扩展电极183重叠。在示例性实施方式中，第三漏电极DE3通过第三接触孔CH3连接至第三扩展电极183。

第三漏电极DE3可具有与第一源电极SE1的结构相同的结构。换言之，第三漏电极DE3和第一源电极SE1可以在相同的处理中被同时设置。

第三栅电极GE3、第三源电极SE3、第三漏电极DE3、第三半导体层313、以及欧姆接触层360构成第三薄膜晶体管TFT3。在示例性实施方式中，第三薄膜晶体管TFT3的沟道可以限定在第三源电极SE3与第三漏电极DE3之间的第三半导体层313的一部分中。第三半导体层313的对应于沟道的部分的厚度可小于第三半导体层313的另一部分的厚度。

数据线DL布置在栅极绝缘层310上。虽然未示出，数据线DL可具有连接部，例如，连接部的在尺寸上比它的另一部分更宽的端部被连接至另一层或外部驱动电路。

数据线DL与栅极线GL和第一存储线751相交。尽管未示出，在示例性实施方式中，数据线DL在数据线DL和栅极线GL彼此相交的位置处可具有比数据线DL的另一部分的线宽更窄的线宽。相似地，数据线DL在数据线DL和第一存储线751或第二存储线752彼此相交的位置处可具有比数据线DL的另一部分的线宽更窄的线宽。因此，数据线DL和栅极线GL之间的寄生电容，以及数据线DL和第一存储线751或第二存储线752之间的电容可以减少。数据线DL可具有与第一源电极SE1的结构相同的结构。换言之，数据线DL和第一源电极SE1可以在相同的处理中被同时设置。

半导体层314和欧姆接触层364布置在数据线DL下方。在示例性实施方式中，例如，如在图2中示出的，半导体层314和欧姆接触层364布置在数据线DL与栅极绝缘层310之间。

在下文中，数据线DL、第一源电极SE1、第二源电极SE2、第三源电极SE3、第一漏电极DE1、第二漏电极DE2、以及第三漏电极DE3统称为“数据布线单元”。可以通过使用掩模进行曝光和蚀刻处理来设置数据布线单元。

在数据布线单元上布置钝化层320。详细地，钝化层320布置在第一基板301的整个表面上，在第一基板301上布置有数据线DL、第一源电极SE1、第二源电极SE2和第三源电极SE3、以及第一漏电极DE1、第二漏电极DE2、和第三漏电极DE3。钝化层320可以用于保护数据布线单元。

在示例性实施方式中，钝化层320可以包括无机绝缘材料(诸如，SiN_X或SiO_X)、或有机绝缘材料。在示例性实施方式中，钝化层320可具有包括下部无机层和上部有机层的双层结构。在示例性实施方式中，钝化层320可具有大于或等于大约5000埃并且更特别地，例如在大约至大约的范围内的厚度。

去除钝化层320的部分以在其中分别限定通过其暴露第一漏电极DE1、第二漏电极DE2以及第三漏电极DE3的第一接触孔CH1、第二接触孔CH2以及第三接触孔CH3。

第一子像素电极PE1布置在钝化层320上。详细地，第一子像素电极PE1布置在第一子像素区域P1中的钝化层320上。

第一子像素电极PE1包括由切口部分(cut-out portion)602提供的多个分支电极601。参考图1，第一子像素电极PE1具有其中多个分支电极601彼此连接的结构。在示例性实施方式中，第一子像素电极PE1可以包括透明导电氧化物(“TCO”)，诸如，铟锡氧化物(“ITO”)、铟锌氧化物(“IZO”)或者铝锌氧化物(“AZO”)。

第二子像素电极PE2布置在钝化层320上。详细地，第二子像素电极PE2布置在第二子像素区域P2中的钝化层320上。

第二子像素电极PE2具有与第一子像素电极PE1的结构基本上相同的结构。换言之，第二子像素电极PE2包括由切口部分606提供的多个分支电极605。参考图1，第二子像素电极PE2具有其中多个分支电极605彼此连接的结构。

第三扩展电极183布置在钝化层320上。第三扩展电极183与第一存储线751和第三漏电极DE3重叠。第三扩展电极183通过第三接触孔CH3连接至第一存储线751和第三漏电极DE3。

第三扩展电极183可以包括与包括在第一子像素电极PE1中的材料相同的材料。

尽管未示出，LCD装置10可以进一步包括保护线。保护线布置在钝化层320上。详细地，保护线可以布置为与数据线DL重叠，并且可具有比数据线DL宽的线宽。

此外，保护线可以包括与包括在第一子像素电极PE1中的材料相同的材料。在示例性实施方式中，保护线可以连接至第三扩展电极183。换言之，保护线和第三扩展电极183可以是一体的。

共用电压可以施加至保护线。根据可替换实施方式，具有低于或等于共用电压的电平的电平的电压可以施加至保护线。

尽管未示出，下部配向层可以布置在第一子像素电极PE1、第一扩展电极181、第二子像素电极PE2、第二扩展电极182、第三扩展电极183、以及钝化层320上。下部配向层可以是垂直配向层(homeotropic alignment layer)或者可以包括光反应材料。

黑矩阵376布置在第二基板302上。详细地，黑矩阵376布置在第二基板302的除了与包括第一子像素区域P1和第二子像素区域P2的像素区域对应的部分以外的部分上。在可替换示例性实施方式中，黑矩阵376可以布置在第一基板301上。

滤色器354布置在像素区域中。例如，在示例性实施方式中，滤色器354包括红色滤色器、绿色滤色器以及蓝色滤色器。在可替换示例性实施方式中，滤色器354可以布置在第一基板301上。

保护层722布置在黑矩阵376和滤色器354上。在示例性实施方式中，保护层722可以布置在其上布置了黑矩阵376和滤色器354的第二基板302的整个表面上。

保护层722用于去除黑矩阵376与滤色器354之间的阶梯差，并且保护滤色器354。

共用电极210布置在保护层722上。在示例性实施方式中，共用电极210可以布置在其上布置有保护层722的第二基板302的整个表面上。在可替换示例性实施方式中，共用电极210可以布置在保护层722的对应于第一子像素区域P1和第二子像素区域P2的部分上。

共用电压可以施加至共用电极210。共用电极210可以包括与包括在第一子像素电极PE1中的材料相同的材料。

尽管未示出，上部配向层可以布置在共用电极210和保护层722上。上部配向层可以是垂直配向层，并且可以是使用光聚合反应材料被光配向的配向层。

当第一基板301和第二基板302的彼此相对的表面分别被定义为相应基板的上表面，例如，内表面，并且第一基板301和第二基板302的与其上表面相对的表面分别被定义为相应基板的下表面，例如，外表面时，上部偏振器可以进一步布置在第一基板301的下表面上，并且下部偏振器可以进一步布置在第二基板302的下表面上。

图5是图1中所示的像素101的等效电路图。

如在图5中示出的，像素101包括第一薄膜晶体管TFT1、第一液晶电容器Clc1、第一存储电容器Cst1、第二薄膜晶体管TFT2、第二液晶电容器Clc2、第二存储电容器Cst2、以及第三薄膜晶体管TFT3。

基于来自栅极线GL的栅极信号来控制第一薄膜晶体管TFT1，并且在数据线DL和第一子像素电极PE1之间连接第一薄膜晶体管TFT1。第一薄膜晶体管TFT1通过栅极信号导通从而将来自数据线DL的数据信号施加至第一子像素电极PE1。

第一液晶电容器Clc1连接在彼此相对的第一子像素电极PE1与共用电极210之间。此外，共用电压Vcom施加至共用电极210。

第一存储电容器Cst1连接在彼此相对的第一子像素电极PE1与第一存储线751之间。存储电压Vsct施加至第一存储线751。在示例性实施方式中，存储电压Vsct可具有与共用电压Vcom的电平相同的电平。

基于来自栅极线GL的栅极信号来控制第二薄膜晶体管TFT2，并且第二薄膜晶体管TFT2连接在数据线DL与第二子像素电极PE2之间。第二薄膜晶体管TFT2通过栅极信号导通从而将来自数据线DL的数据信号施加于第二子像素电极PE2。

第二液晶电容器Clc2连接在彼此相对的第二子像素电极PE2与共用电极210之间。

第二存储电容器Cst2连接在彼此相对的第二子像素电极PE2与第二存储线752之间。存储电压Vsct施加至第二存储线752。在示例性实施方式中，存储电压Vsct可具有与共用电压Vcom的电平相同的电平。

基于来自栅极线GL的栅极信号来控制第三薄膜晶体管TFT3，并且第三薄膜晶体管TFT3连接在第二子像素电极PE2与第一存储线751之间。第三薄膜晶体管TFT3通过栅极信号导通从而将来自第二子像素电极PE2的数据信号施加于第一存储线751。

在下文中，将描述在图5中示出的像素101的操作。

当栅极信号施加于栅极线GL时，被传输到数据线DL的数据电压通过第一薄膜晶体管TFT1和第二薄膜晶体管TFT2分别施加至第一子像素电极PE1和第二子像素电极PE2。

通过第一薄膜晶体管TFT1传输的数据电压完全施加至第一子像素电极PE1而只有部分通过第二薄膜晶体管TFT2传输的数据电压施加至第三薄膜晶体管TFT3和第二子像素电极PE2。因此，布置有第一子像素电极PE1的第一子像素区域P1的亮度高于布置有第二子像素电极PE2的第二子像素区域P2的亮度。

详细地，当栅极信号施加于栅极线GL时，施加于第二薄膜晶体管TFT2的第二源电极SE2的数据电压通过沟道以被传输到第二薄膜晶体管TFT2的第二漏电极DE2。被传输到第二薄膜晶体管TFT2的第二漏电极DE2的数据电压的一部分施加于第二子像素电极PE2，而数据电压的另一部分通过第三薄膜晶体管TFT3被释放至第一存储线751。在示例性实施方式中，数据电压被第二薄膜晶体管TFT2与第三薄膜晶体管TFT3之间的电阻比分压。

高分辨率LCD装置10包括小型薄膜晶体管以提高像素101的开口率。具体地，作为阻抗二极管(“RD”)的第三薄膜晶体管TFT3具有小的尺寸和短的沟道。因此，由于在其制造过程期间可能出现的处理误差，可能在第三薄膜晶体管TFT3中出现缺陷。

图6的(a)和图6的(b)是分别示出了传统掩模和使用掩模制造的薄膜晶体管的一部分的平面图。

第三薄膜晶体管TFT3的沟道700由第三源电极SE3和第三漏电极DE3限定，并且具有相对短的长度Lb。因此，第三薄膜晶体管TFT3的沟道700具有总的线性形状。在通过使用光致抗蚀剂(“PR”)和曝光掩模进行曝光和蚀刻来制造第三薄膜晶体管TFT3的处理中，具有线性形状的光致抗蚀图案设置在沟道700上从而形成具有线性形状的沟道700。然而，由于光干涉或缝曝光引起的曝光量的差异，在沟道700上具有线性形状的光致抗蚀剂难以保持均匀的厚度和宽度。因此，在形成沟道700的处理期间会出现缺陷。

详细地，图6的(a)是示出了包括用于形成第三源电极SE3的第三源电极部932、用于形成第三漏电极DE3的第三漏电极部933以及对应于第三半导体层313的沟道700的第三沟道部931的掩模的一部分的平面图。

参考图6的(a)和图6的(b)，对应于第三半导体层313的沟道700的区域的第三沟道部931是半透射部，并且布置为在第三源电极部932与第三漏电极部933之间具有细的线性形状。

除第三源电极部932、第三漏电极部933以及第三沟道部931以外的区域是透光部905(参考图8)，并且透光部905具有宽的平面区域。足够量的用于曝光的光照射至透光部905，并且照射至透光部905的光影响布置在第三沟道部931与透光部905之间的边界部931a与931b上的光致抗蚀剂。因此，布置在第三沟道部931的边界部931a和931b上的光致抗蚀剂被过度曝光或去除(shift)，从而，半导体层313的边缘以超过所需而被过度蚀刻。由于半导体层313的过度蚀刻，沟道700的边缘被损坏从而形成如在图6的(b)中示出的凹部313a。

沟道700的宽度Wb基于其由于凹部313a所导致的部分而变化，并且因此，在通过沟道700的信号传输中可能出现变化或误差。信号传输中这样的变化或误差可能会导致有缺陷的显示质量。

为了防止在沟道700的区域中产生凹部313a，示例性实施方式提供了包括在第三源电极部932的端部处的第一辅助遮光部和在第三漏电极部933的端部处的第二辅助遮光部的掩模20。

在下文中，将参考图7、图8以及图9描述根据示例性实施方式的掩模20。

图7是示出了根据示例性实施方式的掩模200的平面图。图8为沿图7的截面线IV-IV’截取的截面图。图9是示出了图7的部分“A”的放大图。

根据示例性实施方式的掩模20是用于形成包括数据线DL、第一源电极SE1、第二源电极SE2和第三源电极SE3、第一漏电极DE1、第二漏电极DE2和第三漏电极DE3、以及第一半导体层311、第二半导体层312和第三半导体层313的数据布线单元的掩模(参考图1)。掩模20用在使用正型光致抗蚀剂的图案形成处理中，所述正型光致抗蚀剂的蚀刻能力通过光照射而增大。

掩模20包括基底基板901和设置在基底基板901上的遮光图案902。

在示例性实施方式中，基底基板901可以使用透明玻璃或者塑料基板。然而，示例性实施方式不限于此，并且基底基板901可以包括具有光透射性和机械强度的另一种材料。

可以通过在基底基板901上选择性地涂覆遮光材料来设置遮光图案902。

遮光图案902包括透光部和遮光部。此外，遮光图案902可以进一步包括半透射部。

遮光部是阻挡光透射的区域，并且对应于第一基板301上的数据线DL、第一源电极SE1、第二源电极SE2和第三源电极SE3、以及第一漏电极DE1、第二漏电极DE2和第三漏电极DE3的区域(参考图2)。

换言之，遮光部包括对应于数据线DL的数据线部910、对应于第一源电极SE1的第一源电极部912、对应于第一漏电极DE1的第一漏电极部913、对应于第二源电极SE2的第二源电极部922、对应于第二漏电极DE2的第二漏电极部923、对应于第三源电极SE3的第三源电极部932、以及对应于第三漏电极DE3的第三漏电极部933。

详细地，遮光部包括从数据线部910延伸的第一源电极部912、布置为与第一源电极部912间隔开的第一漏电极部913、连接至第一源电极部912的第二源电极部922、布置为与第二源电极部922间隔开的第二漏电极部923、连接至第二漏电极部923的第三源电极部932、以及布置为与第三源电极部932间隔开并且包括平行于第三源电极部932的至少一部分的第三漏电极部933。

可以通过在基底基板901上涂覆遮光材料来设置遮光部。

半透射部是入射光部分透射的区域，并且对应于第一半导体层311、第二半导体层312和第三半导体层313的相应的沟道区。

详细地，半透射部包括对应于第一半导体层311的沟道区的第一沟道部911、对应于第二半导体层312的沟道区的第二沟道部921、以及对应于第三半导体层313的沟道区的第三沟道部931。

例如，在示例性实施方式中，半透射部可具有例如在大约百分之25(％)至大约75％的范围内的光透射率。

可以通过在基底基板901上涂覆遮光材料来设置半透射部，并且可以通过调整遮光材料的浓度来调整半透射部的光透射率。

此外，半透射部可具有其中透光区域和遮光狭缝交替布置的结构，并且可以通过调整透光区域与遮光狭缝之间的间隔来调整透光部的光透射率。

掩模20的除遮光部和半透射部以外的部分对应于透光部。

参考图6的(b)和图9，为了防止在形成数据布线单元的处理中在第三半导体层313的沟道700中产生凹部313a，根据示例性实施方式的掩模20包括在第三源电极部932的端部处的第一突起934和在第三漏电极部933的端部处的第二突起935。

在示例性实施方式中，第一突起934是第一辅助遮光部，并且第二突起935是第二辅助遮光部。此外，第三源电极部932的端部和第三漏电极部933的端部彼此相对同时使第三沟道部931在它们之间。

第一突起934和第二突起935防止照射至透光部905(参照图8)的光影响沟道区上的光致抗蚀剂，从而防止沟道区上的光致抗蚀剂超过所需而过度曝光。因此，沟道700的边界被明显地限定并且防止了在沟道700中产生凹部313a。

在第一源电极部912的端部、第一漏电极部913的端部、第二源电极部922的端部、以及第二漏电极部923的端部处不存在辅助遮光部。

在下文中，将参考图10描述另一示例性实施方式。

图10是示出了用于形成第三薄膜晶体管TFT3的区域的根据示例性实施方式的掩模30的一部分的平面图。换言之，在图10中示出的示图对应于图7的区域“A”。为简明起见，在本文中将省去对上述描述的部件的描述。

根据示例性实施方式的掩模30包括对应于第三半导体层313的沟道700的第三沟道部931、对应于第三源电极SE3的第三源电极部932、和对应于第三漏电极DE3的第三漏电极部933、以及布置为与第三源电极部932间隔开的第一辅助遮光部936和布置为与第三漏电极部933间隔开的第二辅助遮光部937。第一辅助遮光部936和第二辅助遮光部937与第三沟道部931间隔开。

例如，根据示例性实施方式的掩模30上的第一辅助遮光部936和第二辅助遮光部937各自具有条形。

详细地，第一辅助遮光部936布置在透光部905上(参考图8)同时邻近第三源电极部932的端部和第三沟道部931的上部。如本文中使用的，术语“上部”是指附图中向上的方向。

第一辅助遮光部936防止第三沟道部931的上部在曝光处理的过程中受到照射至透光部905的光的影响。因此，防止第三半导体层313在第三沟道部931的上界面处被过度蚀刻。

第二辅助遮光部937布置在透光部905上同时邻近第三漏电极部933的端部和第三沟道部931的下部。如本文中使用的，术语“下部”是指附图中向下的方向。

第二辅助遮光部937防止第三沟道部931的下部在曝光处理的过程中受到照射至透光部905的光的影响。因此，防止第三半导体层313在第三沟道部931的下界面处被过度蚀刻。

在下文中，将参考图11描述另一示例性实施方式。

图11是示出了用于形成第三薄膜晶体管TFT3的区域的根据示例性实施方式的掩模40的一部分的平面图。

例如，根据示例性实施方式的掩模40与根据示例性实施方式的掩模30的不同之处在于第一辅助遮光部938和第二辅助遮光部939各自具有圆形。

详细地，根据示例性实施方式的掩模40包括布置在第三源电极部932与第三漏电极部933之间同时与第三源电极部932间隔开的第一辅助遮光部938，以及布置在第三源电极部932与第三漏电极部933之间同时与第三漏电极部933间隔开的第二辅助遮光部939。

第一辅助遮光部938防止第三沟道部931的上部在曝光处理的过程中受到照射至透光部905(参考图8)的光的影响，并且第二辅助遮光部939防止第三沟道部931的下部在曝光处理的过程中受到照射至透光部905的光的影响。

在下文中，将参考图12描述另一示例性实施方式。

图12是示出了用于形成第三薄膜晶体管TFT3的区域的根据示例性实施方式的掩模50的一部分的平面图。

根据示例性实施方式的掩模50与根据示例性实施方式的掩模20的不同之处在于对应于第三源电极SE3的第三源电极部952和对应于第三漏电极DE3的第三漏电极部953各自具有弯曲条形而不是线性形状。例如，根据示例性实施方式的掩模50的第三沟道部951具有反S形状。

根据示例性实施方式的掩模50包括布置在第三源电极部952的端部处的第一突起954，以及在第三漏电极部953的端部处的第二突起955。第一突起954和第二突起955朝向第三沟道部951突出从而防止在曝光处理的过程中照射至透光部905(参考图8)的光影响第三沟道部951。

在下文中，将参考图13描述示例性实施方式。

图13是示出了用于形成第三薄膜晶体管TFT3的区域的根据示例性实施方式的掩模60的一部分的平面图。

例如，根据示例性实施方式的掩模60与根据示例性实施方式的掩模30的不同之处在于对应于第三源电极SE3的第三源电极部952和对应于第三漏电极DE3的第三漏电极部953各自具有弯曲条形而不是线性形状。

根据示例性实施方式的掩模60包括布置为与第三源电极部952间隔开的第一辅助遮光部956，以及布置为与第三漏电极部953间隔开的第二辅助遮光部957。第一辅助遮光部956和第二辅助遮光部957与第三沟道部951间隔开。

例如，在根据示例性实施方式的掩模60上的第一辅助遮光部956和第二辅助遮光部957各自具有条形。

在下文中，将参考图14描述示例性实施方式。

图14是示出了用于形成第三薄膜晶体管TFT3的区域的根据示例性实施方式的掩模70的一部分的平面图。

例如，根据示例性实施方式的掩模70与根据示例性实施方式的掩模40的不同之处在于对应于第三源电极SE3的第三源电极部952和对应于第三漏电极DE3的第三漏电极部953各自具有弯曲条形而不是线性形状。

详细地，根据示例性实施方式的掩模70包括布置为与第三源电极部952间隔开的第一辅助遮光部958，以及布置为与第三漏电极部953间隔开的第二辅助遮光部959。

例如，在根据示例性实施方式的掩模70上的第一辅助遮光部958和第二辅助遮光部959各自具有圆形。

在下文中，将参考图15A至图15K描述制造显示装置的方法。

图15A至图15K是示出了制造显示装置的方法的过程的示图。具体地，为了方便描述，将基于沿着图1的截面线III-III’截取的截面图描述根据示例性实施方式的制造LCD装置10(参考图1)的方法。

参考图1和图15A，在包括诸如玻璃或塑料的透明材料的第一基板301上布置第三栅电极GE3和第一存储线751。尽管在图15A中未示出，栅极线GL、第一栅电极GE1、第二栅电极GE2以及第二存储线752与之一起设置。

在上文中描述了栅极线GL、第一栅电极GE1、第二栅电极GE2和第三栅电极GE3、第一存储线751、以及第二存储线752，并且因此，为了简明起见，将在此处省去对其的详细描述。

第一图案掩模(未示出)可以用于形成栅极线GL、第一栅电极GE1、第二栅电极GE2和第三栅电极GE3、第一存储线751以及第二存储线752。

参考图1和图15B，在栅极线GL、第一栅电极GE1、第二栅电极GE2和第三栅电极GE3、第一存储线751、第二存储线752、以及第一基板301的暴露部分上布置包括SiNx或SiOx的栅极绝缘层310。栅极绝缘层310可具有多层结构，该多层结构包括彼此具有不同物理或化学特性的至少两个绝缘层。

此外，半导体材料330涂覆在栅极绝缘层310的整个表面上，然后欧姆接触构件360涂覆在其上，并且然后用于形成数据布线单元的导电材料涂覆在其上从而形成导电层370。

在示例性实施方式中，半导体材料330可以是硅基半导体材料，诸如，非晶硅或多晶硅。在图15B的半导体材料330是非晶硅的情况下，将激光照射至半导体材料330从而使非晶硅结晶。

在示例性实施方式中，半导体材料330可以包括氧化物半导体材料。在示例性实施方式中，例如，氧化物半导体材料可以包括锌(Zn)、镓(Ga)、铟(In)、以及锡(Sn)中的至少一个。

欧姆接触构件360在半导体材料330上形成欧姆接触层。

用于形成数据布线单元的导电层370可以包括导电材料。在示例性实施方式中，例如，用于形成数据布线单元的导电层370可以包括钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)、铝(Al)、银(Ag)、以及铜(Cu)中的至少一个。

参考图15C，光致抗蚀剂390涂覆在用于形成数据布线单元的导电层370上，并且根据示例性实施方式的掩模20布置在光致抗蚀剂390上方同时与光致抗蚀剂390隔开。根据示例性实施方式的掩模20对应于第二图案掩模。

通过掩模20照射光L从而在光致抗蚀剂390上执行选择性曝光。

光致抗蚀剂390可以包括在形成金属图案中普遍使用的光致抗蚀剂，并且更具体地，其蚀刻能力通过光照射增大的正型光致抗蚀剂。

掩模20包括透光部905、遮光部，例如，第三源电极部932和第三漏电极部933、以及半透射部，例如，第三沟道部931。这样的掩模20称为半色调掩模。

掩模20的遮光部对应于数据布线单元，并且半透射部对应于半导体层的沟道700。

参考图15D，选择性地曝光的光致抗蚀剂390经受初次图案化从而形成第一光致抗蚀剂图案391。

参考图15E，通过使用第一光致抗蚀剂图案391初次蚀刻来去除布置在除数据布线单元以外的区域上和布置在除半导体层的沟道700以外的区域上的半导体材料330、欧姆接触构件360以及导电层370。

在示例性实施方式中，例如，初次蚀刻可以是湿法蚀刻或者干法蚀刻。蚀刻方案可以由本领域普通技术人员方便地选择。

参考图15F，去除第一光致抗蚀剂图案391的一部分从而形成第二光致抗蚀剂图案392和393。因此，半导体层的沟道700上的光致抗蚀剂被完全去除从而暴露导电层370的一部分。

参考图15G，通过使用第二光致抗蚀剂图案392和393进行第二次蚀刻来去除沟道700的区域中的欧姆接触构件360和导电层370的相应部分。在示例性实施方式中，可以一起去除沟道700上的半导体材料330的部分。因此，提供了第三源电极SE3、第三漏电极DE3以及第三半导体层313。

在示例性实施方式中，例如，第二次蚀刻可以是湿法蚀刻或者干法蚀刻。通过调整蚀刻选择性，选择性地去除未受第二光致抗蚀剂图案392和393保护的暴露区域。

参考图15H，去除用于形成数据布线单元的导电层370上的第二光致抗蚀剂图案392和393从而形成第三薄膜晶体管TFT3。

尽管未示出，数据线DL、第一薄膜晶体管TFT1以及第二薄膜晶体管TFT2与之一起设置。

参考图15I，钝化层320布置在其上布置有第三薄膜晶体管TFT3的第一基板301的整个表面上。

在示例性实施方式中，例如，钝化层320可具有包括氧化硅、氮化硅、光敏有机材料、或低介电常数绝缘材料的单层或多层结构。钝化层320用于保护薄膜晶体管，并且使薄膜晶体管的上部平坦化。

参考图15J，去除钝化层320和栅极绝缘层310的相应部分从而限定通过其暴露第一存储线751的一部分和第三漏电极DE3的一部分的第三接触孔CH3。执行使用第三图案掩模的曝光和刻蚀处理以形成第三接触孔CH3。

参考图15K，电连接至第一存储线751的第三扩展电极183通过第三接触孔CH3布置在钝化层320上。在示例性实施方式中，第三扩展电极183可以包括TCO，诸如，ITO、IZO或AZO。执行使用第四图案掩模的曝光和刻蚀处理以形成第三扩展电极183。

第二基板302布置在第一基板301上以与第一基板301相对，并且液晶层333介于第一基板301与第二基板302之间从而形成LCD装置10。黑矩阵376、滤色器354、保护层722、以及共用电极210布置在第二基板302上。

图16和图17是示出了在上述方法中制造的根据示例性实施方式的LCD装置10中的第三薄膜晶体管TFT3的局部平面图。

参考图16，朝向第三漏电极DE3突出的第一突起315布置在第三源电极SE3的端部处，并且朝向第三源电极SE3突出的第二突起316布置在第三漏电极DE3的端部处。

在示例性实施方式中，例如，第三源电极SE3和第三漏电极DE3可分别具有在大约3微米(μm)至大约5μm的范围内的宽度W1和宽度W2。在示例性实施方式中，第一突起315和第二突起316可分别具有例如在大约0.1μm至大约0.5μm的范围内的突出长度L1和突出长度L2。

例如，第三源电极SE3和第三漏电极DE3彼此平行地布置在第三半导体层313上，并且各自具有条形。

参考图17，例如，第三源电极SE3和第三漏电极DE3彼此平行地布置在第三半导体层313上，并且各自具有弯曲条形。朝向第三漏电极DE3突出的第一突起317布置在第三源电极SE3的端部处，并且朝向第三源电极SE3突出的第二突起318布置在第三漏电极DE3的端部处。

此外，在第一源电极SE1的端部、第一漏电极DE1的端部、第二源电极SE2的端部以及第二漏电极DE2的端部处不存在突起。

如上所述，根据一个或多个示例性实施方式，可以使用掩模提供具有高质量和高分辨率的显示装置。

从前述内容，将理解的是，为了说明的目的，本文已经描述了根据本公开内容的各种实施方式，并且在没有背离本教导的范围和精神的情况下可以做出各种修改。因此，本文公开的各种实施方式不旨在限制教导的真实范围和精神。以上描述的各种特征和其他实施方式能以任何方式组合和匹配，以得到与本发明相符的另外的实施方式。