半导体结构的形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术：

随着半导体技术的不断进步，半导体器件向着高集成度、高质量的方向发展，半导体器件的特征尺寸相应减小。

半导体器件特征尺寸的减小，特别是栅极结构宽度的减小，使栅极结构下方沟道的长度不断减小。晶体管中沟道长度的减小增加了源漏掺杂区之间电荷穿通的可能性，并容易引起沟道漏电流。为了减小沟道漏电流，半导体结构的形成过程中，往往对栅极结构两侧的衬底进行掺杂，使衬底表面成为非晶态，形成轻掺杂区，从而减小沟道漏电流。

半导体工艺中，一般需要通过轻掺杂注入在鳍部形成所述轻掺杂区，然而，离子注入容易使鳍部顶部非晶化影响半导体器件的性能。为了减少形成轻掺杂区时离子注入对鳍部的影响，半导体结构的形成方法引入了固体源掺杂工艺。固体源掺杂工艺是通过在半导体衬底上形成掺杂层，所述掺杂层中具有掺杂离子；再通过退火工艺使所述掺杂层中的掺杂离子扩散进入所述衬底中形成轻掺杂区；形成轻掺杂区之后，去除所述掺杂层。

然而，所述半导体结构的形成方法，容易减小半导体结构中的隔离层厚度，影响半导体结构性能。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括：第一区域和第二区域；在所述第一区域和第二区域基底中形成隔离结构；在所述第二区域隔离结构上形成保护层；在所述第一区域基底表面形成掺杂层，所述掺杂层中具有掺杂离子；对所述掺杂层进行退火处理，使所述掺杂层中的掺杂离子扩散进入第一区域基底；形成所述保护层和进行退火处理之后，去除所述掺杂层。

可选的，在所述第二区域隔离结构上形成保护层之后，在所述第一区域基底表面形成掺杂层。

可选的，在所述第二区域隔离结构上形成保护层之前，在所述第一区域基底表面形成掺杂层。

可选的，所述基底包括：衬底和位于衬底上的鳍部。

可选的，形成基底的步骤包括：提供初始衬底；图形化所述初始衬底，形成衬底和位于衬底上的鳍部；所述隔离结构位于所述鳍部之间的衬底上，并覆盖所述鳍部部分侧壁表面。

可选的，在所述第二区域隔离结构上形成保护层的步骤包括：在所述基底和隔离结构上形成初始保护层；去除第一区域基底上的初始保护层。

可选的，形成所述保护层之前，还包括：在所述第一区域基底或第二区域基底上形成栅极结构；去除第一区域基底上的初始保护层的步骤中，保留所述第一区域栅极结构侧壁的初始保护层，形成第一侧墙。

可选的，所述保护层的材料为氮化硅或氮氧化硅。

可选的，所述保护层的厚度为10埃～40埃。

可选的，形成所述初始保护层的工艺包括：化学气相沉积工艺或原子层气相沉积工艺。

可选的，去除第一区域基底上的初始保护层的工艺包括：各向异性干法刻蚀。

可选的，去除所述掺杂层之后，还包括去除所述保护层。

可选的，所述保护层的材料为光刻胶，去除所述保护层的工艺包括灰化工艺。

可选的，所述保护层的材料为有机抗反射涂层，去除所述保护层的方法包括：通过光刻工艺中的冲水去除所述保护层。

可选的，所述掺杂层的材料为氧化硅或氮氧化硅；所述掺杂层中掺杂有磷离子或砷离子。

可选的，在所述第一区域基底表面形成掺杂层的步骤包括：在所述第一区域基底表面和所述第二区域基底上形成初始掺杂层；去除所述第二区域基底上的初始掺杂层。

可选的，去除所述第二区域基底上的初始掺杂层的工艺包括：干法刻蚀或湿法刻蚀。

可选的，所述第一区域用于形成nmos；所述第二区域用于形成pmos；所述掺杂离子为磷或砷。

可选的，去除所述掺杂层之后，还包括：对所述第二区域基底进行轻掺杂注入，注入离子包括硼离子或bf2离子。

可选的，对所述第二区域基底进行轻掺杂注入之后，还包括：去除所述保护层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构的形成方法中，在去除所述掺杂层之前，在所述第二区域隔离结构上形成保护层。所述保护层能够在去除所述掺杂层的过程中，保护第二区域隔离结构不被减薄，从而能够保证第二区域隔离结构具有足够的厚度，进而减少半导体结构的漏电流，改善半导体体结构性能。

附图说明

图1至图2是一种半导体结构的形成方法各步骤的结构示意图；

图3至图16是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

半导体结构的形成方法存在诸多问题，例如：所述半导体结构的形成方法容易减小半导体结构中隔离结构厚度，影响半导体结构性能。

现结合一种半导体结构的形成方法，分析所述半导体结构的形成方法容易减小半导体结构中隔离层厚度的原因：

图1和图2是一种半导体结构的形成方法各步骤的结构示意图。

请参考图1，提供基底，所述基底包括第一区域a和第二区域b，所述基底包括：衬底100；位于所述衬底100上的鳍部111。

继续参考图1，在所述鳍部111之间的衬底上形成隔离结构101。

继续参考图1，在所述第一区域i鳍部111表面形成掺杂层112，所述掺杂层112中具有掺杂离子。

继续参考图1，对所述掺杂层112进行退火处理，使所述掺杂离子扩散进入第一区域i鳍部111形成轻掺杂区。

请参考图2，所述退火处理之后，去除所述掺杂层112(如图1所示)。

其中，在刻蚀去除所述掺杂层112的过程中，所述第二区域b隔离结构101也容易被刻蚀，从而使第二区域b隔离结构101减薄，进而容易影响第二区域b隔离结构101的隔离性能。因此，所述半导体结构的形成方法容易影响半导体结构的性能。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成基底，所述基底包括：第一区域和第二区域；在所述基底中形成隔离结构；在所述第二区域隔离结构上形成保护层；在所述第一区域基底表面形成掺杂层，所述掺杂层中具有掺杂离子；对所述掺杂层进行退火处理，使所述掺杂层中的掺杂离子扩散进入第一区域基底；形成所述保护层和进行退火处理之后，去除所述掺杂层。

其中，在去除所述掺杂层之前，在所述第二区域隔离结构上形成保护层。所述保护层能够在去除所述掺杂层的过程中，保护第二区域隔离结构不被减薄，从而能够保证第二区域隔离结构具有足够的厚度，进而减少半导体结构的漏电流，改善半导体体结构性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图16是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

需要说明的是，在cmos的形成过程中，由于对nmos晶体管进行轻掺杂注入时，掺杂离子为砷。砷的原子量较大，容易对基底产生损伤。因此，对于nmos晶体管，一般通过固体源掺杂工艺对nmos晶体管的基底进行掺杂。在去除所述固体源掺杂工艺中形成的掺杂层的过程中，隔离结构容易被刻蚀，而使厚度减小，容易影响半导体结构的电性能。因此，本实施例中，可以通过固体源掺杂工艺对nmos晶体管的衬底进行掺杂为例，对本发明半导体结构的形成方法做详细介绍。在其他实施例中，还可以通过固体源掺杂工艺对pmos晶体管的基底进行掺杂。

请参考图3，形成基底，所述基底包括：第一区域i和第二区域ii。

本实施例中，所述基底用于形成鳍式场效应晶体管。在其他实施例中，所述基底还可以用于形成平面晶体管。

本实施例中，所述第一区域i用于形成nmos晶体管；所述第二区域ii用于形成pmos晶体管。

本实施例中，形成所述基底的步骤包括：提供初始衬底；图形化所述初始衬底，形成衬底200和位于衬底200上的鳍部211。

本实施例中，所述初始衬底的材料为硅。在其他实施例中，所述初始衬底还可以为锗衬底、硅锗衬底、绝缘体上硅或绝缘体上锗等半导体衬底。

本实施例中，所述鳍部211位于所述衬底200表面。在其他实施例中，所述鳍部与所述衬底之间还可以具有氧化层。

请参考图4，在所述基底中形成隔离结构201。

所述隔离结构201用于实现不同半导体器件之间的电绝缘。

本实施例中，所述基底包括：衬底200；位于所述衬底200上的鳍部211。所述隔离结构201位于所述鳍部211之间的衬底200上。

本实施例中，所述隔离结构201的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅。

如图5和图6所示，本实施例中，形成所述隔离结构201之后，所述形成方法还包括：在所述鳍部211表面形成隔离层(图中未示出)；如图5所示，形成隔离层之后，对所述第一区域i鳍部211进行第一离子注入；如图6所示，对所述第二区域ii鳍部211进行第二离子注入。

所述隔离层用于在所述第一离子注入过程中，保护第一区域i鳍部211不受损伤，并在所述第二离子注入过程中，保护第二区域ii鳍部211不受损伤。

所述第一离子注入用于调节nmos晶体管的阈值电压；所述第二离子注入用于调节pmos晶体管的阈值电压。

本实施例中，所述隔离层的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述第一离子注入的注入离子为硼离子；第二离子注入的注入离子为磷离子。

还需要说明的是，如图7和图8所示，图8是图7沿1-1’线的侧面剖视图。所述形成方法还包括：形成横跨所述鳍部211的栅极结构230，所述栅极结构230覆盖所述鳍部211部分侧壁和顶部表面。

本实施例中，所述栅极结构230包括：横跨所述鳍部211的栅介质层(图中未示出)，所述栅介质层覆盖所述鳍部211部分侧壁和顶部表面；位于所述栅介质层表面的栅极；位于栅极表面的掩膜层。

本实施例中，所述栅介质层的材料为氧化硅。在其他实施例中，所述栅介质层的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述栅极的材料为多晶硅，在其他实施例中，所述栅极还可以为金属栅极。

请参考图9、图10和图11，图11是图10沿2-2’线的侧面剖视图，在所述第二区域ii隔离结构201上形成保护层222。

本实施例中，形成所述保护层222的步骤包括：在所述基底和隔离结构201上形成初始保护层202；去除第一区域i基底上的初始保护层202，形成所述保护层222。

以下结合附图对形成所述保护层222的步骤做详细说明。

请参考图9，在所述基底和隔离结构201上形成初始保护层202。

本实施例中，所述衬底200表面具有栅极结构230。所述初始保护层202还覆盖所述栅极结构230顶部和侧壁表面。

本实施例中，所述初始保护层202的材料与所述隔离结构的材料不相同。初始保护层202与隔离结构201的材料不相同，初始保护层202与隔离结构201的刻蚀速率不同，从而在去除第一区域i初始保护层202的过程中，对所述隔离结构201的损耗小。在其他实施例中，所述初始保护层的材料与所述隔离结构的材料也可以相同。

本实施例中，所述初始保护层202的材料为氮化硅。在其他实施例中，所述保护层的材料还可以为氮氧化硅、氧化锗、氮氧化锗或氮化锗。此外，所述初始保护层的材料还可以为抗反射涂层或光刻胶。

需要说明的是，如果所述初始保护层202的厚度过小，很难在后续去除掺杂层的过程中保护所述第二区域ii隔离结构201；如果所述初始保护层202的厚度过大，容易增加后续刻蚀所述初始保护层202的难度。具体的，本实施例中，所述初始保护层202的厚度为10埃～40埃，例如20埃。

本实施例中，通过化学气相沉积、原子层沉积或物理气相沉积工艺形成所述初始保护层202。

请参考图10和图11，去除第一区域i基底上的初始保护层202(如图9所示)，形成所述保护层222。

所述保护层222用于在后续去除掺杂层的过程中保护第二区域ii隔离结构201不被刻蚀，从而改善第二区域ii隔离结构201的隔离性能，进而改善半导体结构性能。

本实施例中，所述保护层222与所述隔离结构201的材料不相同，因此，在刻蚀第一区域i基底上的初始保护层202的过程中，所述保护层222与所述隔离结构201的刻蚀速率不同。因此，在刻蚀的过程中对所述隔离结构201的损伤小。在其他实施例中，所述保护层与所述隔离结构的材料也可以相同。

本实施例中，通过各向异性干法刻蚀去除第一区域i基底上的初始保护层202。各向异性干法刻蚀在横向的刻蚀速率小于在纵向上的刻蚀速率，且具有良好的剖面控制。在刻蚀过程中，能够保留第一区域i栅极结构230侧壁表面的初始保护层202，形成侧墙212。

需要说明的是，本实施例中，为了简化工艺流程，通过各向异性干法刻蚀刻蚀所述初始保护层202，形成所述侧墙212。在其他实施例中，还可以在形成初始保护层之前形成侧墙。则去除第一区域基底上的初始保护层的工艺还可以包括：湿法刻蚀或各向同性干法刻蚀。

本实施例中，所述初始保护层202的材料为氮化硅。相应的，所述保护层的材料为氮化硅。在其他实施例中，所述保护层的材料还可以为氧化硅、氮氧化硅、氧化锗、氮氧化锗或氮化锗。

本实施例中，所述保护层222的厚度与所述初始保护层202的厚度相同。具体的，本实施例中，所述保护层222的厚度为10埃～40埃，例如20埃。

请参考图12和图13，在所述第一区域i基底表面形成掺杂层213，所述掺杂层213中具有掺杂离子。

本实施例中，形成所述掺杂层213的步骤包括：在所述第一区域i基底表面和所述保护层222表面形成初始掺杂层203；去除所述保护层222表面的初始掺杂层203。

本实施例中，在形成保护层222之后，形成掺杂层213。所述保护层222可以在去除所述初始掺杂层203的过程中，保护第二区域ii隔离结构201。在其他实施例中，还可以在形成保护层之前，形成掺杂层。

以下结合附图对形成所述掺杂层213的步骤做详细说明。

请参考图12，在所述第一区域i基底表面和所述保护层222表面形成初始掺杂层203。

本实施例中，所述基底包括位于衬底200上的鳍部211。形成所述初始掺杂层203的步骤包括：在所述第一区域i鳍部211表面形成初始掺杂层203。

本实施例中，所述初始掺杂层203还覆盖所述第一区域i隔离结构201。

本实施例中，所述初始掺杂层203的材料为氧化硅。在其他实施例中，所述始掺杂层的材料还可以包括氮化硅或氮氧化硅。

需要说明的是，如果所述初始掺杂层203的厚度过小，很难对所述栅极结构211两侧的鳍部211进行非晶化；如果所述初始掺杂层203的厚度过大，容易给后续的刻蚀过程带来困难。具体的，本实施例中，所述初始掺杂层203的厚度为10埃～30埃，例如20埃。

本实施例中，所述第一区域i用于形成nmos晶体管，因此，所述掺杂离子为磷或砷。在其他实施例中，所述第一区域还可以用于形成pmos晶体管，所述掺杂离子还可以为b或bh2。

本实施例中，通过原子层沉积工艺形成所述初始掺杂层203，并在沉积过程中进行掺杂。在其他实施例中，还可以通过化学气象沉积工艺或物理气象沉积工艺形成所述初始掺杂层。

本实施例中，通过原子层沉积工艺形成所述初始掺杂层203的工艺参数包括：反应物包括：含si的有机前驱体和ph3气体；气体流量为10sccm5000sccm；

本实施例中，所述初始掺杂层203中掺杂离子的浓度为1.0e20atoms/cm³～1.0e22atoms/cm³。

请参考图13，去除所述保护层222表面的初始掺杂层203(如图12所示)，形成掺杂层213。

去除所述保护层222表面的初始掺杂层203的过程中，所述保护层222能够保护所述第二区域ii隔离结构201不被刻蚀，从而能够减少刻蚀过程对第二区域ii隔离结构201隔离性能的影响。

本实施例中，通过干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用去除所述保护层222表面的初始掺杂层203。

本实施例中，所述掺杂层213由初始掺杂层203形成，因此，所述掺杂层213与所述初始掺杂层203的材料和厚度相同。具体的，所述掺杂层213的材料为氧化硅，掺杂离子为磷或砷。所述掺杂层213的厚度为10埃～30埃，例如20埃。

继续参考图13，对所述掺杂层213进行退火处理，使所述掺杂层213中的掺杂离子扩散进入第一区域i基底中，形成轻掺杂区。

所述轻掺杂区用于减小晶体管的沟道漏电流，降低短沟道效应。

对所述掺杂层213进行退火处理的过程中，如果所述退火温度过低，很难使所述掺杂层213中的掺杂离子扩散进入第一区域i基底，从而很难形成轻掺杂区；如果述退火温度过高，容易使掺杂离子的扩散速率过快，很难控制形成的轻掺杂区厚度。具体的，本实施例中，所述退火温度为950℃～1050℃。

如果退火时间过短，很难使所述掺杂层213中的掺杂离子扩散进入第一区域i基底，从而很难降低短沟道效应；如果退火时间过长，容易使形成的轻掺杂区厚度过大而影响晶体管的电性能。

请参考图14，形成所述保护层222和进行退火处理之后，去除所述掺杂层213(如图13所示)。

去除所述掺杂层213的过程中，所述保护层222能够保护所述第二区域ii隔离结构201不被刻蚀，从而能够减少刻蚀过程对第二区域ii隔离结构201隔离性能的影响。

本实施例中，去除所述掺杂层213的工艺可以包括：湿法刻蚀、干法刻蚀或干法、湿法刻蚀的共同应用。

在其他实施例中，如果所述保护层的材料为光刻胶。去除所述保护层的工艺包括灰化工艺；如果所述保护层的材料为有机抗反射涂层，可以通过灰化工艺或光刻工艺中的冲水去除所述保护层。

请参考图15，本实施例中，去除所述掺杂层213(如图13所示)之后，所述形成方法还包括：对所述第二区域ii基底进行轻掺杂注入，在所述第二区域ii基底中形成第二轻掺杂区。

具体的，本实施例中，对所述第二区域ii鳍部211进行轻掺杂注入，在所述第二区域ii鳍部211中形成第二轻掺杂区。所述第二区域ii用于形成pmos晶体管，对所述第二区域ii鳍部211进行轻掺杂注入的过程中，注入离子为硼，硼的质量分数较小，在轻掺杂注入过程中，对第二区域ii鳍部211的损伤较小。在其他实施例中，还可以通过固体源掺杂形成所述第二轻掺杂区。

对所述第二区域ii鳍部211进行离子注入的步骤包括：形成覆盖所述第一区域i鳍部211表面的光刻胶230；进行离子注入，形成第二轻掺杂区；去除所述光刻胶230。

请参考图16，本实施例中，对所述第二区域ii鳍部211进行轻掺杂注入之后，所述形成方法还包括：去除所述保护层222(如图15所示)。

本实施例中，可以通过干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用去除所述保护层222。

本实施例中，对所述第二区域ii鳍部211进行轻掺杂注入之后，去除所述保护层222，所述保护层222能够在轻掺杂注入过程中，保护所述第二区域ii鳍部211，减少对所述第二区域ii鳍部211的损伤。在其他实施例中，还可在对所述第二区域鳍部进行轻掺杂注入之前，去除所述保护层。

需要说明的是，本发明的半导体结构的形成方法还提供另一实施例。

本实施例与上一实施例的相同之处在此不做赘述，不同之处包括在所述第二区域隔离结构上形成保护层之前，在所述第一区域基底表面形成掺杂层。形成所述保护层和所述掺杂层的步骤与上一实施例相同，在此不做赘述。综上，本发明的半导体结构的形成方法中，在去除所述掺杂层之前，在所述第二区域隔离结构上形成保护层。所述保护层能够在去除所述掺杂层的过程中，保护第二区域隔离结构不被减薄，从而能够保证第二区域隔离结构具有足够的厚度，进而减少半导体结构的漏电流，改善半导体体结构性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。