一种半导体封装结构及其制造方法与流程

本发明涉及半导体领域，尤其涉及一种半导体封装结构及其制造方法。

背景技术：

半导体芯片制造技术中，晶圆级封装指直接在晶圆上进行全部或大多数的封装测试程序后,再进行切割，制成单颗组件。相较于传统的先对晶圆进行切割，再对切割后的单颗裸片进行封装测试的程序，晶圆级封装由于不需要中介层、填充物与导线架,并且省略黏晶、打线等制程,因此能够大幅减少材料以及人工成本。除此之外,晶圆级封装大多采用重新分布与凸块技术作为输入输出端口(Input/Output，I/O)绕线手段,因此具有较小的封装尺寸与较佳电性表现的优势。但晶圆级封装工艺中的导线容易断裂，制成的芯片的良率和可靠性有待提高。

技术实现要素：

本发明实施例提供一种半导体封装结构及其制造方法。该半导体封装结构具有更高的良率及可靠性，经该半导体封装结构传输的信号的一致性也更为优良。

第一方面，本发明实施例提供了一种半导体封装结构，包括：半导体元件；接垫，设置于半导体元件上；保护层，包括第一非导电材料，包括第一部分及第二部分，所述第一部分覆盖于除所述接垫之外的所述半导体元件上，所述第一部分的表面具有第一高度，所述第二部分覆盖于所述接垫的周边上，所述第二部分的表面具有第二高度，所述第一高度低于所述第二高度，所述接垫的中间部分暴露，其中，所述中间部分包括所述接垫上除所述周边外的部分，所述第一部分与所述第二部分在所述接垫的边缘处衔接；平坦层，包括第二非导电材料，覆盖于所述第一部分上，所述平坦层的表面具有第二高度；凸点下金属层，包括第一金属材料，覆盖于所述平坦层、所述第二部分及所述中间部分上；及重新布线层，包括第二金属材料，覆盖于所述凸点下金属层上。

平坦层的表面与第二部分的表面平齐。平坦层弥补了保护层的第一部分及第二部分间的高度差，使得凸点下金属层能覆盖于一个更为平整的表面，减少了凸点下金属层及覆盖于凸点下金属层之上的重新布线层在不平整处变形、断裂及剥离的风险。

在第一方面的第一种可能的实现方式中，所述第二非导电材料包括硅氧化物。相较于聚酰亚胺(Polyimide)等有机材料，用硅氧化物制作平坦层能使得平整的精度更高，从而进一步降低凸点下金属层及覆盖于凸点下金属层之上的重新布线层变形、断裂及剥离的风险，有助于提高多层重新布线层的良率及可靠性。并且，由于平整度的提高，重新布线层变得更为均匀，经由重新布线层传输的信号的一致性也更为优良。

结合第一方面，或者第一方面第一种可能的实现方式，在第二种可能的实现方式中，所述硅氧化物包括二氧化硅。

结合第一方面，或者第一方面第一至第二种任意一种可能的实现方式，在第三种可能的实现方式中，所述第一非导电材料包括硅氮化物。

结合第一方面，或者第一方面第一至第三种任意一种可能的实现方式，在第四种可能的实现方式中，所述第一金属材料包括铜、镍、银或锡中的至少一种。

结合第一方面，或者第一方面第一至第四种任意一种可能的实现方式，在第五种可能的实现方式中，所述第二金属材料包括铜或铝中的至少一种。

第二方面，本发明实施例提供了一种制造半导体封装结构的方法，包括：制造半导体元件；设置接垫于所述半导体元件上；用第一非导电材料制造保护层，所述保护层包括第一部分及第二部分，其中所述制造保护层包括：将所述第一部分覆盖于除所述接垫之外的所述半导体元件上，使所述第一部分的表面具有第一高度，将所述第二部分覆盖于所述接垫的周边上，使所述第二部分的表面具有第二高度，所述第一高度低于所述第二高度，并使所述接垫的中间部分暴露，其中，所述中间部分包括所述接垫上除所述周边外的部分，所述第一部分与所述第二部分在所述接垫的边缘处衔接；用第二非导电材料制造平坦层，其中所述制造平坦层包括：将所述平坦层覆盖于所述第一部分上，使所述平坦层的表面具有所述第二高度；用第一金属材料制造凸点下金属层，使所述凸点下金属层覆盖于所述平坦层、所述第二部分及所述中间部分上；及用第二金属材料制造重新布线层，使所述重新布线层覆盖于所述凸点下金属层上。

平坦层弥补了保护层的第一部分及第二部分间的高度差，使得凸点下金属层能覆盖于一个更为平整的表面，减少了凸点下金属层及覆盖于凸点下金属层之上的重新布线层在不平整处变形、断裂及剥离的风险。

在第二方面的第一种可能的实现方式中，所述将所述平坦层覆盖于所述第一部分上，使所述平坦层的表面具有所述第二高度包括：用化学气相沉积(CVD)工艺将第二导电材料覆盖于所述保护层及所述中间部分；用化学机械抛光(CMP)工艺将所述第二导电材料磨平至所述第二高度；及用光照及刻蚀工艺去除覆盖于所述中间部分的所述第二导电材料。

结合第二方面，或者第二方面第一种可能的实现方式，在第二种可能的实现方式中，所述第二非导电材料包括硅氧化物。相较于聚酰亚胺(Polyimide)等有机材料，用硅氧化物制作平坦层能使得平整的精度更高，从而进一步降低凸点下金属层及覆盖于凸点下金属层之上的重新布线层变形、断裂及剥离的风险，有助于提高多层重新布线层的良率及可靠性。并且，由于平整度的提高，重新布线层变得更为均匀，经由重新布线层传输的信号的一致性也更为优良。

结合第二方面，或者第二方面第一至第二种任意一种可能的实现方式，在第三种可能的实现方式中，所述硅氧化物包括二氧化硅。

结合第二方面，或者第二方面第一至第三种任意一种可能的实现方式，在第四种可能的实现方式中，所述第一非导电材料包括硅氮化物。

结合第二方面，或者第二方面第一至第四种任意一种可能的实现方式，在第五种可能的实现方式中，所述第一金属材料包括铜、镍、银或锡中的至少一种。

结合第二方面，或者第二方面第一至第五种任意一种可能的实现方式，在第六种可能的实现方式中，所述第二金属材料包括铜或铝中的至少一种。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明第一实施例的封装结构的截面示例图。

图2是图1中半导体元件、接垫及保护层的截面示例图。

图3是本发明第二实施例的制造封装结构的方法的流程图。

图4是图3中的制造过程中的结构的一个截面示例图。

图5是图3中的制造过程中的结构的另一个截面示例图。

图6是图3中的制造过程中的结构的又一个截面示例图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明第一实施例的封装结构100的截面示例图。该封装结构100包括半导体元件101，接垫102，保护层103，平坦层104，凸点下金属层105及重新布线层106。

在一个实施例中，半导体元件101包括晶圆(Wafer)。接垫102设置于半导体元件101上。保护层103包括第一非导电材料。保护层103包括第一部分1031及第二部分1032，如图2中200所示。第一部分1031覆盖于半导体元件101上。第一部分1031的表面具有第一高度。第二部分1032覆盖于接垫102的周边上，用于确保保护层103覆盖了除接垫所在区域的半导体元件101的所有部分。在一个实施例中，从俯视的角度看下去，接垫表面为圆形。周边为该圆形最外围的圆环。在28nm的半导体制程中，接垫直径约为100um，圆环的外直径与接垫直径相同，内直径约为80um。第二部分1032的表面具有第二高度。第一高度低于第二高度。接垫102的中间部分暴露。中间部分包括接垫102上除周边外的部分。在28nm的半导体制程中，从俯视的角度看下去，中间部分的直径与圆环的内直径相同。第一部分1031与第二部分1032在接垫102的边缘处1033衔接。在一个实施例中，第一非导电材料包括硅氮化物。

平坦层104包括第二非导电材料，覆盖于第一部分1031上。平坦层104的表面具有第二高度，使得平坦层104的表面与第二部分1032的表面平齐。平坦层104弥补了保护层103的第一部分1031及第二部分1032间的高度差，使得凸点下金属层105能覆盖于一个更为平整的表面，减少了凸点下金属层105及覆盖于凸点下金属层105之上的重新布线层106在不平整处变形、断裂及剥离的风险。在一个实施例中，第二非导电材料包括硅氧化物。例如，该硅氧化物为二氧化硅。相较于聚酰亚胺(Polyimide)等有机材料，用硅氧化物制作平坦层104能使得平整的精度更高，从而进一步降低凸点下金属层105及覆盖于凸点下金属层105之上的重新布线层106变形、断裂及剥离的风险，有助于提高多层重新布线层的良率及可靠性。并且，由于平整度的提高，重新布线层106变得更为均匀，经由重新布线层106传输的信号的一致性也更为优良。

凸点下金属层105，包括第一金属材料，覆盖于平坦层104、第二部分1032及接垫102的中间部分上。第一金属材料包括铜、镍、银或锡中的至少一种。重新布线层106，包括第二金属材料，覆盖于凸点下金属层105上。在一个实施例中，第二金属材料包括铜或铝中的至少一种。

接垫102用于通过凸点下金属层105连接重新布线层106，重新布线层106连接电导线，以实现接垫102与其他电气元件间的电连接。凸点下金属层105用于使得接垫102与重新布线层106间形成的电阻的阻值在不同条件下(如不同电压条件下)保持稳定。

在一个实施例中，封装结构100包括多个如图1所示的结构，其中，多个如图1所示结构中的半导体元件101，保护层103，平坦层104，凸点下金属层105及重新布线层106分别对应连为整体。例如，封装结构100包括如图1所示的结构A与结构B。其中，结构A中的半导体元件101与结构B中的半导体元件101连为一体，结构A中的保护层103与结构B中的保护层103连为一体，以此类推。

图3是本发明第二实施例的一种制造封装结构的方法的流程图300。如图所示，在步骤302中，制造半导体元件101。在一个实施例中，半导体元件101包括晶圆(Wafer)。在步骤304中，设置接垫102于该半导体元件上。在步骤306中，用第一非导电材料制造保护层。该保护层包括第一部分1031及第二部分1032。将第一部分1031覆盖于半导体元件101上，使第一部分1031的表面具有第一高度。将第二部分1302覆盖于接垫的周边上，使第二部分1032的表面具有第二高度。第一高度低于第二高度，使接垫102的中间部分暴露。中间部分包括接垫102上除周边外的部分。第一部分1031与第二部分1032在接垫102的边缘处1033衔接。在一个实施例中，第一非导电材料包括硅氮化物。

在步骤308中，用第二非导电材料制造平坦层104。具体地，将平坦层104覆盖于第一部分1031上，使平坦层104的表面具有第二高度。平坦层104弥补保护层的第一部分1031及第二部分1032间的高度差，使得后续工艺中的凸点下金属层105能覆盖于一个更为平整的表面，减少了凸点下金属层105及覆盖于凸点下金属层105之上的重新布线层106在不平整处变形、断裂及剥离的风险。

在一个实施例中，将平坦层104覆盖于第一部分1031上，使平坦层104的表面具有第二高度包括：用化学气相沉积(CVD)工艺将第二导电材料覆盖于保护层103及接垫102的中间部分，如图4所示；用化学机械抛光(CMP)工艺将第二导电材料磨平至第二高度，如图5所示；及用光照及刻蚀工艺去除覆盖于所述接垫102的中间部分的所述第二导电材料，如图6所示。在一个实施例中，第二非导电材料包括硅氧化物。例如，该硅氧化物包括二氧化硅。相较于聚酰亚胺(Polyimide)等有机材料，用硅氧化物制作平坦层的工艺能达到更高的平整精度，从而进一步降低凸点下金属层105及覆盖于凸点下金属层105之上的重新布线层106变形、断裂及剥离的风险，有助于提高多层重新布线层的良率及可靠性。并且，由于平整度的提高，重新布线层106变得更为均匀，经由重新布线层106传输的信号的一致性也更为优良。

在步骤310中，用第一金属材料制造凸点下金属层105，使凸点下金属层105覆盖于平坦层104、第二部分1032及接垫102的中间部分上。在一个实施例中，第一金属材料包括铜、镍、银或锡中的至少一种。在步骤312中，用第二金属材料制造重新布线层106，使重新布线层覆盖106于凸点下金属层105上。第二金属材料包括铜或铝中的至少一种。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。