有源层材料、薄膜晶体管及垂直和顶栅结构TFT的制作方法与流程

本发明涉及半导体制造领域，尤其涉及一种有源层材料、薄膜晶体管及垂直和顶栅结构TFT的制作方法。

背景技术：

近年来，随着新型平板显示(FPD)产业的迅猛发展，作为FPD核心技术的薄膜晶体管(TFT)背板技术也在经历着深刻的变革。金属氧化物TFT(MOTFT)以其高迁移率、工艺简单、成本低、大面积均匀性高等优点逐渐代替传统的非晶硅(a-Si)TFT和低温多晶硅(LTPS)TFT，而成为业界的新焦点。高分辨率的显示器件更是平板显示技术的趋势之一。而顶栅结构的TFT是实现大尺寸高分辨背板技术的重要手段。在顶栅结构的TFT器件制作工艺中，首先沉积一层有源层，之后在其上方沉积一层绝缘层(GI)，而GI的沉积温度尤为关键。首先，GI的沉积温度不能过高，否则会导致下方的有源层材料出现高导的现象；另一方面，如果GI的沉积温度过低，将会严重影响GI自身的薄膜质量，最终会导致TFT器件的漏电流过大。

另外，金属氧化物薄膜晶体管还广泛应用于集成电路的设计中，而较低的工作电压正是能否实现这些电路结构的关键所在。通常而言，降低驱动电压的实现往往要求TFT器件向小型化方向发展，例如减少GI的厚度和利用先进电子光刻技术缩短沟道长度。从先前各个科研机构的研究表明，氧化物TFT的沟道长度可以降至非常小的距离而不影响TFT器件性能。

技术实现要素：

本发明的目的之一在于避免现有技术的不足之处而提供一种用于金属氧化物薄膜晶体管的有源层材料，该有源层材料能抵抗PECVD高温和plasma效应，抵抗等离子体轰击；

本发明的目的之二在于避免现有技术的不足之处而提供一种薄膜晶体管，该薄膜晶体管性能较为稳定；

本发明的目的之三在于避免现有技术的不足之处而提供一种顶栅结构TFT的制作方法，该方法利用常规的工艺光刻制程来实现低驱动电压的TFT结构；

本发明的目的之四在于避免现有技术的不足之处而提供一种垂直结构TFT的制作方法，该方法利用常规的工艺光刻制程来实现低驱动电压的TFT结构。

本发明的上述目的通过如下技术手段实现。

一种有源层材料，其分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1；A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合，B为铟或锡中的任意一种或两种的组合。

一种薄膜晶体管，包括有源层，有源层包括一层或多层不同成分的氧化物半导体薄膜，有源层表面层为等离子隔绝层，等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。

进一步，含有钽掺杂的氧化物半导体薄膜的载流子浓度为10¹⁶—10¹⁸cm^-3，迁移率为1—50cm²/Vs，在经过SF₆，C₃F₈，CF₄，Ar，N₂，SiH₄，NH₃，N₂O，O₂，Cl₂工艺气体产生的高温等离子体轰击，持续时间30s—600s后，载流子浓度为10¹⁶—10¹⁸cm^-3。

进一步，含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。

进一步，采用顶栅结构、背沟道刻蚀结构或垂直结构。

一种顶栅结构TFT的制作方法，包括以下步骤，

步骤一、在衬底上制备缓冲层；

步骤二、在缓冲层上沉积含有钽掺杂的氧化物半导体薄膜，然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层；

步骤三、在有源层上连续沉积第一绝缘层和第一金属层，分别作为栅极绝缘层和栅极电极，图形化栅极电极，并利用栅极电极，采用自对准的方法，图形化栅极绝缘层；

步骤四、沉积并图形化第三绝缘层作为钝化层；

步骤五、在钝化层上沉积并图形化第二金属层，作为源漏电极层。

优选的，薄膜沉积方法包括物理气相沉积，化学气相沉积，原子层沉积，激光沉积。

优选的，衬底包括具有缓冲层的玻璃衬底，以及具有水氧阻隔层的柔性衬底。

一种垂直结构TFT的制作方法，包括以下步骤，

步骤一、在衬底上制备缓冲层；

步骤二、在缓冲层上沉积源极金属层；

步骤三、在源极金属层上沉积隔离层；

步骤四、在隔离层上沉积漏极金属层；

步骤五、在漏极金属层上沉积含有钽掺杂的氧化物半导体薄膜作为有源层；

步骤六、在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层；

步骤七、在栅极绝缘层上沉积栅极电极。

进一步，薄膜沉积方法包括物理气相沉积、化学气相沉积、原子层沉积和激光沉积。

本发明的有益效果是：

一种有源层材料，金属氧化物半导体有源层材料由于掺入Ta元素，有效地拓展了沟道制作的工艺窗口，以获得高性能的金属氧化物薄膜晶体管，1、掺钽的金属氧化物半导体材料能承受更高的工艺温度，如PECVD钝化层工艺的沉积温度，仍然能保持较好的TFT特性，2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用，可大大地提高薄膜晶体管的器件稳定性；

一种薄膜晶体管，其性能较为稳定；

一种顶栅结构和垂直结构TFT的制作方法，降低驱动电压的实现往往要求TFT器件向小型化方向发展，例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度，掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构，采用本发明的顶栅结构和垂直结构TFT的制作方法，有利于制作短沟道器件，实现高分辨的平板显示器件。

附图说明：

图1为本发明所述的顶栅结构TFT的步骤一的结构图；

图2为本发明所述的顶栅结构TFT的步骤二的结构图；

图3为本发明所述的顶栅结构TFT的步骤三沉积栅极绝缘层的结构图；

图4为本发明所述的顶栅结构TFT的步骤三沉积栅极电极的结构图；

图5为本发明所述的顶栅结构TFT的步骤四的结构图；

图6为本发明所述的顶栅结构TFT的步骤五的结构图；

图7为本发明所述的垂直结构TFT的步骤一的结构图；

图8为本发明所述的垂直结构TFT的步骤二的结构图；

图9为本发明所述的垂直结构TFT的步骤三的结构图；

图10为本发明所述的垂直结构TFT的步骤四的结构图；

图11为本发明所述的垂直结构TFT的步骤五的结构图；

图12为本发明所述的垂直结构TFT的步骤六的结构图；

图13为本发明所述的垂直结构TFT的步骤七的结构图。

其中图1至图13中包括有：

1——衬底、 2——缓冲层、

3——有源层、 4——栅极绝缘层、

5——栅极电极、 6——钝化层、

7——源漏电极层、 8——源极金属层、

9——隔离层、 10——漏极金属层。

具体实施方式

结合以下实施例对本发明作进一步描述。

实施例1。

如图1至13所示，一种有源层材料，其分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1；A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合，B为铟或锡中的任意一种或两种的组合。

一种薄膜晶体管，包括有源层，有源层包括一层或多层不同成分的氧化物半导体薄膜，有源层表面层为等离子隔绝层，等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。

含有钽掺杂的氧化物半导体薄膜的载流子浓度为10¹⁶—10¹⁸cm^-3，迁移率为1—50cm²/Vs，在经过SF₆，C₃F₈，CF₄，Ar，N₂，SiH₄，NH₃，N₂O，O₂，Cl₂工艺气体产生的高温等离子体轰击，持续时间30s—600s后，载流子浓度为10¹⁶—10¹⁸cm^-3。含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。采用顶栅结构、背沟道刻蚀结构或垂直结构。

一种顶栅结构TFT的制作方法，包括以下步骤，步骤一、如图1所示，在衬底上制备缓冲层；步骤二、如图2所示，在缓冲层上沉积含有钽掺杂的氧化物半导体薄膜，然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层；步骤三、如图3、图4所示，在有源层上连续沉积第一绝缘层和第一金属层，分别作为栅极绝缘层和栅极电极，图形化栅极电极，并利用栅极电极，采用自对准的方法，图形化栅极绝缘层；步骤四、如图5所示，沉积并图形化第三绝缘层作为钝化层；步骤五、如图6所示，在钝化层上沉积并图形化第二金属层，作为源漏电极层。薄膜沉积方法包括物理气相沉积，化学气相沉积，原子层沉积，激光沉积。衬底包括具有缓冲层的玻璃衬底，以及具有水氧阻隔层的柔性衬底。

一种垂直结构TFT的制作方法，包括以下步骤，步骤一、如图7所示，在衬底上制备缓冲层；步骤二、如图8所示，在缓冲层上沉积源极金属层；步骤三、如图9所示，在源极金属层上沉积隔离层；步骤四、如图10所示，在隔离层上沉积漏极金属层；步骤五、如图11所示，在漏极金属层上沉积含有钽掺杂的氧化物半导体薄膜作为有源层；步骤六、如图12所示，在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层；步骤七、如图13所示，在栅极绝缘层上沉积栅极电极。薄膜沉积方法包括物理气相沉积、化学气相沉积、原子层沉积和激光沉积。

实施例2。

一种有源层材料，其分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1。A为镓，B为铟。

一种薄膜晶体管，包括有源层，有源层包括一层或多层不同成分的氧化物半导体薄膜，有源层表面层为等离子隔绝层，等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。

含有钽掺杂的氧化物半导体薄膜的载流子浓度为10¹⁶—10¹⁸cm^-3，迁移率为1—50cm²/Vs，在经过SF₆，C₃F₈，CF₄，Ar，N₂，SiH₄，NH₃，N₂O，O₂，Cl₂等工艺气体产生的高温等离子体轰击，持续时间30s—600s后，载流子浓度为10¹⁶—10¹⁸cm^-3。含有钽掺杂的氧化物半导体薄膜厚度为20nm。为顶栅结构。

一种有源层材料，金属氧化物半导体有源层材料由于掺入Ta元素，有效地拓展了沟道制作的工艺窗口，以获得高性能的金属氧化物薄膜晶体管，1、掺钽的金属氧化物半导体材料能承受更高的工艺温度，如PECVD钝化层6工艺的沉积温度，仍然能保持较好的TFT特性，2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用，可大大地提高薄膜晶体管的器件稳定性；一种薄膜晶体管，其性能较为稳定。

实施例3。

一种有源层材料，其分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1。A为硅，B为锡。一种有源层材料，金属氧化物半导体有源层材料由于掺入Ta元素，有效地拓展了沟道制作的工艺窗口，以获得高性能的金属氧化物薄膜晶体管，1、掺钽的金属氧化物半导体材料能承受更高的工艺温度，如PECVD钝化层6工艺的沉积温度，仍然能保持较好的TFT特性，2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用，可大大地提高薄膜晶体管的器件稳定性。

实施例4。

一种有源层材料，其分子式为(AO)x(BO)y(Ta₂O₅)z，其中0.70≤x+y≤0.99，0.01≤z≤0.30，且x+y+2z＝1。A为铝，B为铟。一种有源层材料，金属氧化物半导体有源层材料由于掺入Ta元素，有效地拓展了沟道制作的工艺窗口，以获得高性能的金属氧化物薄膜晶体管，1、掺钽的金属氧化物半导体材料能承受更高的工艺温度，如PECVD钝化层6工艺的沉积温度，仍然能保持较好的TFT特性，2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用，可大大地提高薄膜晶体管的器件稳定性。

实施例5。

如图1至图6所示，一种顶栅结构TFT的制作方法，包括以下步骤，

步骤一、如图1所示，在衬底1上制备缓冲层2；

步骤二、如图2所示，在缓冲层2上沉积含有钽掺杂的氧化物半导体薄膜，然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层3；

步骤三、如图3、图4所示，在有源层3上连续沉积第一绝缘层和第一金属层，分别作为栅极绝缘层4和栅极电极5，图形化栅极电极5，并利用栅极电极5，采用自对准的方法，图形化栅极绝缘层4；

步骤四、如图5所示，沉积并图形化第三绝缘层作为钝化层6；

步骤五、如图6所示，在钝化层6上沉积并图形化第二金属层，作为源漏电极层7；

优选的，薄膜沉积方法包括物理气相沉积，化学气相沉积，原子层沉积，激光沉积。

优选的，衬底1包括具有缓冲层2的玻璃衬底，以及具有水氧阻隔层的柔性衬底。

一种顶栅结构TFT的制作方法，降低驱动电压的实现往往要求TFT器件向小型化方向发展，例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度，掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构，采用本发明的顶栅结构和垂直结构TFT的制作方法，有利于制作短沟道器件，实现高分辨的平板显示器件。

实施例6。

如图7至图13所示，一种垂直结构TFT的制作方法，包括以下步骤，

步骤一、如图7所示，在衬底1上制备缓冲层2；

步骤二、如图8所示，在缓冲层2上沉积源极金属层8；

步骤三、如图9所示，在源极金属层8上沉积隔离层9；

步骤四、如图10所示，在隔离层9上沉积漏极金属层10；

步骤五、如图11所示，在漏极金属层10上沉积含有钽掺杂的氧化物半导体薄膜作为有源层3；

步骤六、如图12所示，在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层4；

步骤七、如图13所示，在栅极绝缘层4上沉积栅极电极5。

进一步，薄膜沉积方法包括物理气相沉积，化学气相沉积，原子层沉积，激光沉积。

一种垂直结构TFT的制作方法，降低驱动电压的实现往往要求TFT器件向小型化方向发展，例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度，掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构，采用本发明的顶栅结构和垂直结构TFT的制作方法，有利于制作短沟道器件，实现高分辨的平板显示器件。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。