公开领域
所公开的主题内容的领域一般涉及半导体器件以及制造该半导体器件的方法。具体而言，所公开的主题内容的领域涉及将一个或多个管芯嵌入到半导体器件的基板中。
背景技术：
在常规管芯嵌入工艺中，首先在电介质中制作空腔。随后在该空腔中插入管芯。这之后跟随层压该电介质和金属层。然而，常规过程需要更多工艺和材料，诸如空腔形成、附连薄膜以供管芯放置、以及剥离该薄膜。其还具有管芯错位问题。此外，管芯和金属层可能不被对齐。
概述
本概述标识了一些示例方面的特征，并且不是对所公开的主题内容的排他性或穷尽性描述。各特征或各方面是被包括在本概述中还是从本概述中省略不旨在指示这些特征的相对重要性。描述了附加特征和方面，并且这些附加特征和方面将在阅读以下详细描述并查看形成该详细描述的一部分的附图之际变得对本领域技术人员显而易见。
公开了一种示例性半导体器件。该半导体器件可以包括基板、第一管芯、第一管芯凸块、第一接合点、以及经图案化触点。第一管芯可被嵌入到该基板中。第一管芯凸块可被耦合到第一管芯，并且第一接合点可被耦合到第一管芯凸块。经图案化触点可被耦合到第一接合点，以使得第一管芯通过第一管芯凸块和第一接合点来电耦合到这些经图案化触点。这些经图案化触点可以在基板的高度处或基板的高度以下。
公开了一种制造半导体器件的示例性方法。该方法可以包括形成第一管芯。该方法还可以包括形成第一管芯凸块并将第一管芯凸块耦合到第一管芯。该方法可进一步包括形成第一接合点并将这些第一接合点耦合到第一管芯凸块。该方法可进一步包括：形成经图案化触点并将这些经图案化触点耦合到第一接合点，以使得第一管芯通过第一管芯凸块和第一接合点来电耦合到这些经图案化触点。该方法可进一步包括：提供基板，以使得第一管芯被嵌入到该基板中，并且使得这些经图案化触点在该基板的高度处或该基板的高度以下。
公开了另一种制造半导体器件的示例性方法。该方法可以包括形成载体。该方法还可以包括在该载体上形成第一管芯组装件。该方法可进一步包括将第一管芯组装件与该载体分离。形成第一管芯组装件的过程可以包括在该载体上形成经图案化触点。该过程还可包括形成第一管芯。该过程可进一步包括形成第一管芯凸块并将第一管芯凸块耦合到第一管芯。该过程可进一步包括：形成第一接合点并将第一接合点耦合到第一管芯凸块并耦合到经图案化触点，以使得第一管芯通过第一管芯凸块和第一接合点来电耦合到这些经图案化触点。该过程可进一步包括：提供基板，以使得第一管芯被嵌入到该基板中，并且使得经图案化触点在该基板的高度处或该基板的高度以下。
附图简述
给出附图以帮助对所公开的主题内容的一个或多个方面的各实施例进行描述，并且提供这些附图仅仅是为了解说各实施例而非对其进行限制：
图1a解说了半导体器件的一示例实施例。
图1b解说了半导体器件的另一示例实施例；
图2a和2b解说了形成半导体器件的不同阶段的各示例；
图2c–2f解说了形成图1a的半导体器件的不同阶段的各示例；
图2g–2j解说了形成图1b的半导体器件的不同阶段的各示例；
图3解说了形成半导体器件的一示例方法的流程图；
图4解说了形成半导体器件的另一示例方法的流程图；
图5解说了形成管芯组装件的一示例过程的流程图；以及
图6解说了其中集成有管芯组装件的各器件的各示例。
详细描述
主题内容的各方面在以下针对所公开的主题内容的特定实施例的描述和相关附图中提供。可以设计出替换实施例而不会脱离所公开的主题内容的范围。另外，众所周知的要素将不被详细描述或将被省去以免混淆相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所公开主题内容的所有实施例都包括所讨论的特征、优点、或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定所公开的主题内容的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、过程、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、过程、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(asic))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，该计算机可读存储介质内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的对应计算机指令集。由此，各个方面可以用数种不同的形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
如以上所指示的，常规管芯嵌入工艺通常包括在电介质中制作空腔、将管芯插入该空腔中、继之以层压该电介质和金属层。同样如以上所指示的，此类常规管芯嵌入工艺可能导致管芯错位和/或导致金属层未对齐。
然而，在一方面，提议将管芯安装在已经制成的电路图案上。这可以通过管芯附连工艺(诸如批量回流或热压结合)来完成。此后，基板(例如，电介质)和其他金属层可被层压。这具有至少以下优点。第一，不需要形成空腔以供管芯放置。由此，不再需要诸如空腔形成、带层压以将管芯放置并保持在空腔中、以及带分离之类的常规工艺的典型活动。第二，可以防止与常规工艺相关联的管芯错位以及管芯与金属图案之间的未对齐。第三，更精细的节距凸块连接是可能的。
图1a解说了根据所公开的主题内容的一方面的半导体器件的一示例实施例。图1a中的半导体器件可以通过将在以下进一步详细描述的一种或多种方法来形成。该半导体器件可以包括基板130，其可以由绝缘体和/或电介质材料形成。该半导体器件还可以包括第一管芯110、第一管芯凸块115(例如，互连、柱、铜柱)、以及第一接合点120(例如，焊点、或允许第一管芯凸块115被耦合到另一导体的其他材料)。可以包括逻辑电路和/或存储器电路或者其他类型的管芯的第一管芯110可被嵌入到基板130中。第一管芯凸块115可以提供到第一管芯110的电连接——更具体地，可以提供到第一管芯110的电路的连接。第一管芯凸块115可以从导电材料(诸如铜)形成。第一接合点120可被耦合到第一管芯凸块115。
半导体器件可以包括在第一接合点120上形成的经图案化触点125。经图案化触点125可被耦合到第一接合点120，以使得第一管芯110可以通过第一管芯凸块115和第一接合点120来电耦合到经图案化触点125。经图案化触点125可以在基板130的高度处或以下。在图1a中，经图案化触点125被解说为在基板130内并且与基板130的顶表面共面，即，在基板130的高度处。
图1b解说了根据所公开的主题内容的一方面的半导体器件的另一示例实施例。图1b的半导体器件类似于图1a的半导体器件。但是，这些器件在以下方面有所不同。图1b中的器件可以包括至少部分地围绕经图案化触点125、第一管芯凸块115和第一接合点120沉积的底部填料180。图1b中的器件可以使用底部填料工艺(例如，底部填料180)形成，而图1a中的器件可以在不使用底部填料工艺的情况下形成。
如在图1a和1b两者中看见的，半导体器件可以可任选地包括第二管芯150、第二管芯凸块155、以及第二接合点160。第二管芯150可以包括逻辑电路和/或存储器电路。第二管芯凸块155可以提供到第二管芯150的电连接——更具体地，提供到第二管芯150的电路的连接。第二管芯凸块155可以从导电材料(诸如铜)形成。
也可以是焊点或其他导电材料的第二接合点160可被耦合到第二管芯凸块155并被耦合到经图案化触点125。例如，第二接合点160可在一侧被耦合到第二管芯凸块155并且在另一侧被耦合到经图案化触点125，以使得第一管芯110可以通过第一管芯凸块115、第一接合点120、经图案化触点125、第二接合点160和第二管芯凸块155来电耦合到第二管芯150。
与第一管芯110不同，第二管芯150的至少一部分可以在基板130的高度处或之上。在图1a和1b中，整个第二管芯150被解说为在基板130之上。当经图案化触点125与基板130的顶表面共面时，第二管芯凸块155和第二接合点160也可以在基板的高度处或之上。
半导体器件可以包括在基板130之上和/或之下形成的抗蚀层175(例如，阻焊层)。该器件还可以包括在下抗蚀层175内在基板130的第一表面(例如，下表面)处形成的一个或多个第一导电层135。可以表示迹线的第一导电层135可以从导电材料(诸如铜)形成。
半导体器件可以包括在基板130内形成的一个或多个第二导电层140。在图1a和1b中，第二导电层140被示为形成在基板130的第二表面(例如，上表面)处。也就是说，第二导电层140可以与经图案化触点125共面。虽然未在这些附图中示出，但是第二导电层140可以表示迹线。这些迹线中的一些迹线可以与第一管芯110和/或第二管芯150的电路电耦合。
半导体器件可以包括一个或多个通孔145。穿板通孔(tsv)是通孔145的一个示例。通孔145可以将第一导电层135电耦合到第二导电层140。通孔145可以从导电材料(诸如铜)形成。
该半导体器件可以包括耦合到第一导电层135的一个或多个第三凸块170。第三凸块170可被形成为焊料凸块。到该半导体器件(例如，到第一管芯110和/或第二管芯150)的外部接入可以通过第三凸块170来提供。也就是说，外部器件与第一和/或第二管芯110、150的电耦合可以通过第三凸块170、第一导电层135、通孔145和第二导电层140来提供。
图2a–2j解说了形成半导体器件的不同处理阶段。图2a和2b解说了对于形成图1a和1b两者的半导体器件而言共用的各阶段的示例。图2c–2f解说了形成图1a的半导体器件的各阶段的示例。图2g–2j解说了形成图1b的半导体器件的各阶段的示例。
如在这些附图中看见的，可能存在可以在其上形成半导体器件的载体205。具体而言，包括管芯的管芯组装件可被形成在载体205的任一侧上。为了方便描述起见，将描述在载体205的下侧上形成的管芯组装件。在载体205之下形成的管芯组装件将被称为第一管芯组装件290，并且将被假定为包括第一管芯110。
注意到，类似的组装件可被形成在载体205的上侧，并且可以被很容易地使用。而且，在载体205之上和之下的两个组装件可被一起形成，如附图中所解说的。如果上组装件也被形成，则与第一管芯组装件290相关的许多讨论可以应用于上组装件，除非另行指出。应注意，诸如“之上”和“之下”之类的术语是为了方便起见而使用的，并且不应被视为指代绝对方向，除非另行指出。
图2a解说了形成半导体器件的阶段，并且具体而言，解说了形成第一管芯组装件290的阶段。如所看见的，经图案化触点125和第二导电层140可被形成在载体205上。这样做，可以使经图案化触点125和第二导电层140共面。
图2b解说了形成第一管芯组装件290的阶段，其中可以形成第一管芯110、第一管芯凸块115和第一接合点120。第一管芯凸块115可被形成为耦合到第一管芯110。同样，第一接合点120可被形成为(例如，在一侧)耦合到第一管芯凸块115并且(例如，在另一侧)耦合到经图案化触点125。以此方式，第一管芯110可以通过第一管芯凸块115和第一接合点120来电耦合到经图案化触点125。
图2c解说了形成第一管芯组装件290的阶段，其中可以提供基板130。如所看见的，可以提供基板130，以将第一管芯110嵌入到基板130中。例如，基板130可被提供在载体205上并且生长(在附图中向下生长)，以部分或完全地封装第一管芯110。还可以提供基板130，以使得经图案化触点125在基板130的高度处或之下。在这一特定示例中，经图案化触点125和基板130被示为在相同高度处。在一实施例中，这可以在没有抛光工艺的情况下完成，因为经图案化触点125和基板130两者均可被形成在载体205上。
在一方面，可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后提供基板130。也就是说，图2c中所解说的阶段可以在图2a和2b中所解说的各阶段之后。通过随后提供基板130，可以将第一管芯110嵌入到基板130中，而不必形成空腔。
图2c对应于形成图1a中所解说的半导体器件的阶段，其中可以至少部分地围绕经图案化触点125、第一管芯凸块115和第一接合点120沉积基板130。另一方面，图2g对应于形成图1b中所解说的半导体器件的阶段，其中可以提供底部填料180。
形成第一管芯组装件290的阶段可以包括提供如在图2g中看见的底部填料180。可以提供底部填料180，以至少部分地围绕经图案化触点125、第一管芯凸块115和第一接合点120来被沉积。底部填料180可以作为底部填料工艺的一部分来提供。注意到，仍可以提供基板130，以将第一管芯110部分或整个地嵌入。
在一方面，可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后，即，在图2a和2b的阶段之后提供底部填料180。再次，通过随后提供底部填料180，可以将第一管芯110嵌入，而不必形成空腔。
图2c和图2g两者解说了形成第一管芯组装件290还可以包括形成一个或多个第一导电层135以及一个或多个通孔145。第一导电层135可被形成在基板130的第一表面(例如，下表面)处。第二导电层140可以在基板130的第二表面(例如，上表面)处，以使得经图案化触点125与第二导电层140共面。通孔145可被形成为将第一导电层135和第二导电层140电耦合。第一导电层135和第二导电层140、以及通孔145(例如，tsv)可以从导电材料(诸如铜)形成。而且，第一导电层135和第二导电层140可以表示迹线。
图2d和2h解说了形成半导体器件的阶段，其中第一管芯组装件290可以与载体205分离。图2e和图2i解说了可以在从载体205分离之后执行的对第一管芯组装件290的进一步处理的各阶段。例如，可以执行蚀刻和/或焊料掩模工艺以在基板130的上表面和/或下表面上形成抗蚀层175(例如，阻焊层)。
图2f和2j解说了达成图1a和1b中所解说的半导体器件的封装组装阶段。如在图2f和2j中看见的，形成半导体器件可以包括形成第二管芯150、第二管芯凸块155、以及第二接合点160。第二管芯凸块155可被耦合到第二管芯150.第二接合点160可(例如，在一侧)被耦合到第二管芯凸块155并且(例如，在另一侧)被耦合到经图案化触点125，以使得第一管芯110可以通过第一管芯凸块115、第一接合点120、经图案化触点125、第二接合点160和第二管芯凸块155来电耦合到第二管芯150。而且，第二管芯150的至少一部分可在基板130的高度之上。另外，一个或多个第三凸块170可被形成为耦合到第一导电层135。
图3解说了形成半导体器件(诸如图1a和1b中所解说的器件)的示例方法300的流程图。应该注意，并非所有图3的所解说框都需要被执行，即，一些框可以是可任选的。而且，对图3的框的数字引用不应被视为要求这些框应当按特定顺序执行。
在框310，可以形成第一管芯110、第一管芯凸块115、以及第一接合点120。第一管芯凸块115可被耦合到第一管芯110，并且第一接合点120可被耦合到第一管芯凸块115。在框320中，可以形成经图案化触点125以与第一接合点120耦合。以此方式，第一管芯110可以通过第一管芯凸块115和第一接合点120来电耦合到经图案化触点125。
可任选地，在框330，可以提供底部填料180。底部填料180可以至少部分地围绕经图案化触点125、第一管芯凸块115和第一接合点120来沉积。在一方面，框330可以在执行框310和320之后被执行，即，底部填料180可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后被提供。以此方式，不需要形成空腔以将第一管芯110嵌入。
无论是否执行框330，在框340，可以提供基板130。在该框中，可以提供基板130，以使得第一管芯110被部分或完全地嵌入到基板130中。还可以提供基板130，以使得经图案化触点125在基板130的高度处或之下。在一方面，框340可以在执行框310和320之后执行。也就是说，可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后提供基板130。再次，这具有可以消除空腔形成的优点。
在框350，可以在基板130的第一表面处形成第一导电层135。在框360，可以在基板130的第二表面处形成第二导电层140，以使得经图案化触点125与第二导电层140共面。在框370，可以形成通孔145以将第一导电层135与第二导电层140电耦合。
可任选地，在框380，可以形成第二管芯150、第二管芯凸块155和第二接合点160。第二管芯凸块155可被耦合到第二管芯150。第二接合点160可(例如，在一侧)被耦合到第二管芯凸块155并且(例如，在另一侧)被耦合到经图案化触点125，以使得第一管芯110可以通过第一管芯凸块115、第一接合点120、经图案化触点125、第二接合点160和第二管芯凸块155来电耦合到第二管芯150。
图4解说了形成半导体器件的另一示例方法400的流程图。再次，一些框可以是可任选的。而且，不需要按数字顺序执行各框，除非特别指出。在框410，可以形成载体205。图2a是该框的解说。
在框420，可以在载体205上形成第一管芯组装件290。图5解说了用于实现框420的示例过程的流程图。在框510，可以在载体205上形成经图案化触点125。图2a也是该框的解说。在框520，可以形成第一管芯110、第一管芯凸块115、以及第一接合点120。图2b是该框的解说。如所看见的，第一管芯凸块115可被形成为耦合到第一管芯110。第一接合点120可被形成为(例如，在一侧)耦合到第一管芯凸块115并且还(例如，在另一侧)耦合到经图案化触点125，以使得第一管芯110可以通过第一管芯凸块115和第一接合点120来电耦合到经图案化触点125。
可任选地，在框530，可以提供底部填料180，以至少部分地围绕经图案化触点125、第一管芯凸块115和第一接合点120来被沉积。图2g是该框的解说。在一方面，该框可以在执行框510和520之后被执行，即，底部填料180可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后被提供。
在框540，可以提供基板130，以使得第一管芯110被部分或完全地嵌入到基板130中。图2c是该框的解说。图2g是该框在提供底部填料180时的解说。在一方面，框540可以在执行框510和520之后被执行，即，基板130可以在形成第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125之后被提供。
在框550，可以在基板130的第一表面处形成第一导电层135。在框560，可以在载体205上形成第二导电层140。在一方面，框510和560可被同时执行，即，经图案化触点125和第二导电层140可被一起形成(例如，参见图2a)。以此方式，第二导电层140可被形成在基板130的第二表面处并且与第二导电层140共面。在框570，可以形成通孔145以将第一导电层135与第二导电层140电耦合。图2c和2g是这些框的解说。
回到图4，在框430，第一管芯组装件290可以与载体205分离。图2d和2h是该框的解说。经分离的第一管芯组装件290可以经历如图2e和2i中所解说的附加处理(例如，蚀刻、焊料掩膜处理)。
可任选地，在框440，可以形成第二管芯150、第二管芯凸块155和第二接合点160。图2f和2j是该框的解说。如所看见的，第二管芯凸块160可被形成为耦合到第二管芯150。同样，第二接合点160可被形成为(例如，在一侧)耦合到第二管芯凸块155并且(例如，在另一侧)耦合到经图案化触点125。以此方式，第一管芯110可以通过第一管芯凸块115、第一接合点120、经图案化触点125、第二接合点160和第二管芯凸块155来电耦合到第二管芯150。注意到，第二管芯150的至少一部分可以在基板130的高度之上。
在一方面，框440可以在框430之后被执行。也就是说，第二管芯150、第二管芯凸块155和第二接合点160可以在第一管芯组装件290已经与载体205分离之后被形成。具体而言，第二管芯150、第二管芯凸块155和第二接合点160可以在第一管芯110、第一管芯凸块115、第一接合点120和经图案化触点125已被形成并且与载体205分离之后被形成。
图6解说了可集成有前述半导体器件中的任一者的各种电子设备。例如，移动电话设备602、膝上型计算机设备604、以及固定位置终端设备606可包括如本文中所描述的半导体器件600。半导体器件600可以是例如本文中所描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(ic)封装、层叠封装器件中的任一者。图6中所解说的设备602、604、606仅是示例性的。其它电子设备也能以半导体器件600为其特征，此类电子设备包括但不限于包含以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统(pcs)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(gps)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的各实施例描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及方法在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中所公开的各实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在ram存储器、闪存、rom存储器、eprom存储器、eeprom存储器、寄存器、硬盘、可移动盘、cd-rom或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
相应地，一实施例可包括实施形成半导体器件的方法的计算机可读介质。因此，所公开的主题内容的范围不限于所解说的示例且任何用于执行本文中所描述的功能性的手段均被包括。
尽管上述公开示出了解说性实施例，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的所公开的主题内容的范围。根据本文中所描述的所公开的主题内容的实施例的方法权利要求的功能、过程和/或动作不必按任何特定次序来执行。此外，尽管所公开的主题内容的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。