一种LED及其制作方法与流程

本发明涉及半导体器件技术领域，更具体的说，涉及一种LED及其制作方法。

背景技术：

发光二极管(Light Emitting Diode，简称LED)是一种半导体固体发光器件，利用固体半导体芯片作为发光材料，当两端加上正向电压，电子与空穴复合时能够辐射出可见光。LED在电路以及电子仪器中作为指示灯，或者用于组成文字或是数字显示。

传统的LED制作方法中，为了提高发光效率，阻挡电子溢流，一般采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，简称MOCVD)工艺在多量子阱层(Multiple Quantum Well，简称MQW)上形成一层AlGaN或是与AlGaN相关的复合结构作为电子阻挡层(Electron blocking layer，简称EBL)。

传统制作方法中，通过MOCVD工艺形成电子阻挡层，预反应较强，会导致电子阻挡层的晶体质量较差，同时为了提高电子阻挡层的效果，电子阻挡层往往较厚，从而导致LED的工作电压升高，影响发光效率。，。

技术实现要素：

为了解决上述问题，本发明提供给了一种LED及其制作方法，采用物理气相沉积(Physical Vapor Deposition，简称PVD)工艺形成AlN层作为电子阻挡层，预反应较少，形成电子阻挡层的晶向一致性好，晶体质量好，通过较薄厚度的电子阻挡层即可有效的阻挡电子溢流，降低工作电压，提高了发光效率。

为了实现上述目的，本发明提供如下技术方案：

一种LED的制作方法，所述制作方法包括：

提供衬底；

在所述衬底表面形成缓冲层；

在所述缓冲层背离所述衬底的一侧形成N型半导体层；

在所述N型半导体层背离所述缓冲层的一侧形成多量子阱层；

通过PVD工艺在所述多量子阱层背离所述N型半导体层的一侧形成电子阻挡层，所述电子阻挡层为AlN层；

在所述电子阻挡层背离所述多量子阱层的一侧形成P型半导体层。

优选的，在上述制作方法中，所述电子阻挡层的厚度范围是5nm-30nm，包括端点值。

优选的，在上述制作方法中，在形成所述N型半导体层之前，还包括：

在所述缓冲层上形成U型GaN层；

其中，所述N型半导体层位于所述U型GaN层表面。

优选的，在上述制作方法中，所述U型GaN层的厚度范围是0.5μm-2μm，包括端点值；

所述N型半导体层的厚度范围是1μm-3μm，包括端点值。

优选的，在上述制作方法中，通过MOCVD工艺生长所述缓冲层、所述U型GaN层、所述N型半导体层、所述多量子阱层以及所述P型GaN。

优选的，在上述制作方法中，所述多量子阱层包括：至少一层垒层以及至少一层阱层；

当具有多层所述垒层和/或具有多层所述阱层中时，在垂直于所述衬底的方向上，所述阱层与所述垒层交替分布。

本发明还提供了一种LED，所述LED包括：

衬底；

位于所述衬底表面的缓冲层；

位于所述缓冲层背离所述衬底一侧的N型半导体层；

位于所述N型半导体层背离所述缓冲层的一侧的多量子阱层；

位于所述多量子阱层背离所述N型半导体层的一侧的电子阻挡层，所述电子阻挡层为AlN层；

位于所述电子阻挡层背离所述多量子阱层的一侧的P型半导体层。

优选的，在上述LED中，所述电子阻挡层的厚度范围是5nm-30nm，包括端点值。

优选的，在上述LED中，还包括：位于所述缓冲层与所述N型半导体层之间的U型GaN层。

优选的，在上述LED中，所述多量子阱层包括：至少一层垒层以及至少一层阱层；

当具有多层所述垒层和/或具有多层所述阱层中时，在垂直于所述衬底的方向上，所述阱层与所述垒层交替分布。

通过上述描述可知，本发明技术方案提供的LED制作方法包括：提供衬底；在所述衬底表面形成缓冲层；在所述缓冲层背离所述衬底的一侧形成N型半导体层；在所述N型半导体层背离所述缓冲层的一侧形成多量子阱层；通过PVD工艺在所述多量子阱层背离所述N型半导体层的一侧形成电子阻挡层，所述电子阻挡层为AlN层；在所述电子阻挡层背离所述多量子阱层的一侧形成P型半导体层。所述制作方法中，在一次外延长完多量子阱层后，采用PVD工艺形成一层较薄的AlN层，作为电子阻挡层，然后再二次外延生长P型半导体层。PVD工艺无需预反应，可以形成晶向一致性较好的电子阻挡层，晶体质量好，同时，AlN层作为电子阻挡层，势垒更高，采用较薄的电子阻挡层即可较好的阻挡电子溢流效果，能够有效提高发光效率，且能够降低LED的工作电压，进而降低功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种LED制作方法的流程示意图；

图2-图8为本发明实施例提供的一种LED制作方法的切面结构示意图；

图9为本发明实施例提供的制作方法制作的LED的I-LOP曲线与现有技术制作方法制作的LED的I-LOP曲线的对比示意图；

图10为本发明实施例提供的制作方法制作的LED的I-V曲线与现有技术制作方法制作的LED的I-V曲线的对比示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图1，图1为本发明实施例提供的一种LED制作方法的流程示意图，该制作方法包括：

步骤S11：如图2所示，提供衬底11。

衬底11可以选用C面的蓝宝石衬底。衬底11的厚度范围是600μm-700μm，包括端点值。最优的，可以选用650μm厚度的衬底11制作LED。采用上述厚度范围的衬底11，可以使得制作的LED在保证机械强度的同时，使得LED的厚度较薄。

步骤S12：如图3所示，在所述衬底11表面形成缓冲层12。

可以采用MOCVD工艺形成缓冲层12。缓冲层12可以为AlN。缓冲层12的厚度范围可以为5μm-50μm，包括端点值。缓冲层12可以为GaN的生长提供成核中心，C面的蓝宝石材质的衬底11对成核中心进行晶体定向，保证晶体的质量，进而提高LED的发光效率。

步骤S13：如图4以及图5所示，在所述缓冲层12背离所述衬底11的一侧形成N型半导体层14。

在形成N型半导体层14前，如图4所示，该制作方法还包括：在所述缓冲层12上形成U型GaN层13。然后，如图5所示，形成N型半导体层14。所述N型半导体层14位于所述U型GaN层13表面。其中，所述N型半导体层14为N型掺杂的GaN层，所述U型GaN层13为无掺杂的GaN层。

无掺杂的U型GaN层13作为过渡层，辅助N型半导体层14的生长，以保证N型半导体层14的径向质量，保证LED的发光效率。可以采用MOCVD工艺形成U型GaN层13以及N型半导体层14。所述U型GaN层13的厚度范围是0.5μm-2μm，包括端点值。所述N型半导体层14的厚度范围是1μm-3μm，包括端点值。采用上述厚度范围的U型GaN层13，厚度较薄，同时能够实现较好的辅助N型半导体层14生长的效果。

步骤S14：如图6所示，在所述N型半导体层14背离所述缓冲层12的一侧形成多量子阱层15。

所述多量子阱层15包括：至少一层垒层以及至少一层阱层。当多量子阱层15仅具有一层垒层以及一层阱层时，阱层位于垒层与N型半导体层14之间。当多量子阱层15具有多层所述垒层和/或具有多层所述阱层中时，在垂直于所述衬底11的方向上，所述阱层与所述垒层交替分布。

垒层可以为无掺杂的GaN层、或是Al掺杂的GaN层、或是同时掺杂Al以及In的GaN层。可以通过MOCVD工艺形成多量子阱层15的垒层以及阱层。

可选的，本发明实施例中，多量子阱层15具有多层阱层以及垒层，以提高电子与空穴的复合率，提高发光效率。多量子阱层15最上层为垒层。最下层可以为垒层或是阱层。其中，最下层设置在N型半导体层14表面。

步骤S15：如图7所示，通过PVD工艺在所述多量子阱层15背离所述N型半导体层的一侧形成电子阻挡层16，所述电子阻挡层16为AlN层。

步骤S16：如图8所示，在所述电子阻挡层16背离所述多量子阱层15的一侧形成P型半导体层17。

可以通过MOCVD工艺形成P型半导体层17。其中，所述P型半导体层17为P型掺杂的GaN层。

在图8所示结构的LED中，LED发光时，N型半导体层14提供电子，P型半导体层17提供空穴，二者在多量子阱层15复合时，能够辐射可见光。

本发明实施例提供的制作方法中，在MOCVD设备里通过MOCVD工艺在衬底11表面依次生长所述缓冲层12、所述U型GaN层13、所述N型半导体层14以及所述多量子阱层15后，在PVD设备里通过PVD工艺在多量子阱层15表面形成电子阻挡层16，最后在MOCVD设备里通过MOCVD工艺进行二次外延，在电子阻挡层16表面形成P型半导体层17。

本发明实施例提供的制作方法中，在P型半导体层17和多量子阱层15之间设置AlN层的电子阻挡层16。AlN层具有较高的势垒，能够有效阻挡电子由电子阻挡层16的第一侧移动到电子阻挡层16的第二侧，其中，第一侧为电子阻挡层16朝向N型半导体层14的一侧，第二侧为电子阻挡层16朝向P型半导体层17的一侧，提高电子与空穴在多量子阱层的复合效率，以提高发光效率。

设置所述电子阻挡层16的厚度范围是5nm-30nm，包括端点值。可以设置电子阻挡层为10nm。采用本发明实施例提供的厚度范围的电子阻挡层16，能够有效阻挡电子由的一侧移动到第二侧，同时还可以保证较多的空穴通过电子阻挡层16到达多量子阱层15，与电子复合，使得LED具有较高的发光效率。

传统制作方法一般是通过MOCVD工艺生长电子阻挡层，电子阻挡层为AlGaN、或是AlN、或是与AlGaN相关的复合结构(如AlGaN/AlInGaN/AlN/GaN)。一方面，MOCVD工艺存在预反应，导致电子阻挡层的晶向一致性较差，影响电子阻挡层阻挡电子溢流的效果。为了保证较好的电子阻挡效果，传统方法需要设置较大厚度的电子阻挡层，会导致LED的工作电压升高，增加功耗。而本发明实施例提供的制作方法，通过PVD工艺制作AlN层作为电子阻挡层，无需预反应，制作电子阻挡层的晶向一致性较好，势垒更高，采用较薄厚度的电子阻挡层实现较好的电子阻挡作用，降低LED功耗，且提高了LED的发光效率。

下面结合具体的产品实例说明本发明实施例制作方法制作的LED的有益效果：

本发明实施例提供的LED制作方法中，在通过PVD工艺形成电子阻挡层16时，PVD工艺参数设置为：Ar、N2、O2的用量范围是0sccm-300sccm，包括端点值，沉积时间为15s-100s，包括端点值，形成AlN层的厚度为5nm-30nm，包括端点值。

在本发明实施例提供的PVD工艺参数下生长电子阻挡层，进而形成LED后，LED的发光效率以及工作电压与传统的采用MOCVD工艺制作电子阻挡层的LED的发光效率以及工作电压对比实验例分别如图9以及图10所示。

参考图9，图9为本发明实施例提供的制作方法制作的LED的I-LOP曲线与现有技术制作方法制作的LED的I-LOP曲线的对比示意图。其中，曲线A为采用本发明实施例提供的制作方法制作的LED的I-LOP曲线，曲线B为采用现有技术制作方法制作的LED的I-LOP曲线。

图9中，横轴表示电流I，单位为mA，纵轴表示亮度LOP，单位为mW。由图9可知，本发明实施例提供的制作方法制作的LED与现有技术制作方法制作的LED相比，在相同的工作电流下，本发明实施例提供的制作方法制备的LED具有较大的亮度。

且由图9中曲线可知，在LED正常的工作电流范围内，随着工作电流的增大，本发明实施例提供的制作方法制备的LED的亮度超出现有技术制作方法制作的LED的亮度的范围越大。

因此，由图9可知，本发明实施例提供的制作方法制备的LED具有更高的发光效率。

参考图10，图10为本发明实施例提供的制作方法制作的LED的I-V曲线与现有技术制作方法制作的LED的I-V曲线的对比示意图。其中，曲线D为采用本发明实施例提供的制作方法制作的LED的I-V曲线，曲线B为采用现有技术制作方法制作的LED的I-VP曲线。

图10中，横轴表示电流I，单位为mA，纵轴表示电压V，单位为mV。由图10可知，本发明实施例提供的制作方法制作的LED与现有技术制作方法制作的LED相比，在相同的工作电流下，本发明实施例提供的制作方法制备的LED需要较小的电压。

且由图10中曲线可知，在LED正常的工作电流范围内，随着工作电流的增大，本发明实施例提供的制作方法制备的LED的亮度低于现有技术制作方法制作的LED的亮度的范围越大。

因此，由图10可知，本发明实施例提供的制作方法制备的LED具有更低的工作电压，功耗更小。

基于上述实施例，本发明另一实施例还提供给了一种LED，该LED采用上述制作方法制备。

该LED结构如图8所示，包括：衬底11；位于所述衬底11表面的缓冲层12；位于所述缓冲层12背离所述衬底11一侧的N型半导体层14；位于所述N型半导体层14背离所述缓冲层12的一侧的多量子阱层15；位于所述多量子阱层15背离所述N型半导体层14的一侧的电子阻挡层16，所述电子阻挡层16为AlN层；位于所述电子阻挡层16背离所述多量子阱层15的一侧的P型半导体层17。

通过PVD工艺形成电子阻挡层16。可选的，所述电子阻挡层16的厚度范围是5nm-30nm，包括端点值。如图8所示，该LED还包括：位于所述缓冲层12与所述N型半导体层14之间的U型GaN层13。

衬底11可以选用C面的蓝宝石衬底。衬底11的厚度范围是600μm-700μm，包括端点值。最优的，可以选用650μm厚度的衬底11制作LED。采用上述厚度范围的衬底11，可以使得制作的LED在保证机械强度的同时，使得LED的厚度较薄。

缓冲层12可以为AlN。缓冲层12的厚度范围可以为5μm-50μm，包括端点值。缓冲层12可以为GaN的生长提供成核中心，C面的蓝宝石材质的衬底11对成核中心进行晶体定向，保证晶体的质量，进而提高LED的发光效率。

所述U型GaN层13的厚度范围是0.5μm-2μm，包括端点值。采用上述厚度范围的U型GaN层13，厚度较薄，同时能够实现较好的辅助N型半导体层14生长的效果。所述N型半导体层14的厚度范围是1μm-3μm，包括端点值。

所述多量子阱层15包括：至少一层垒层以及至少一层阱层；当具有多层所述垒层和/或具有多层所述阱层中时，在垂直于所述衬底11的方向上，所述阱层与所述垒层交替分布。当多量子阱层15仅具有一层垒层以及一层阱层时，阱层位于垒层与N型半导体层14之间。垒层可以为无掺杂的GaN层、或是Al掺杂的GaN层、或是同时掺杂Al以及In的GaN层。可以通过MOCVD工艺形成多量子阱层15的垒层以及阱层。

垒层可以为无掺杂的GaN层、或是Al掺杂的GaN层、或是同时掺杂Al以及In的GaN层。可以通过MOCVD工艺形成多量子阱层15的垒层以及阱层。

如上述，在MOCVD设备里通过MOCVD工艺在衬底11表面依次生长所述缓冲层12、所述U型GaN层13、所述N型半导体层14以及所述多量子阱层15后，在PVD设备里通过PVD工艺在多量子阱层15表面形成电子阻挡层16，最后在MOCVD设备里通过MOCVD工艺进行二次外延，在电子阻挡层16表面形成P型半导体层17。

本发明实施例提供的LED，采用PVD工艺制作的AlN层作为电子阻挡层，势垒更高，采用较薄的厚度即可具有较好的电子阻挡效果，降低了功耗，提高了LED的发光效率。且电子阻挡层的晶向一致性较好，能够提高电子阻挡效果，提高发光效率。

本发明实施例提供的LED与传统LED的有益效果对比实验例可以参考上述实施例描述，在此不再赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的LED相对应，所以描述的比较简单，相关之处参见LED制作方法实施例相关部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。