鳍式场效应晶体管器件的鳍结构的形成方法与流程

本申请是于2014年4月14日提交的、申请号为201410154202.1、名称为“鳍式场效应晶体管器件的鳍结构的形成方法”的中国发明专利申请的分案申请。

技术领域

本发明涉及集成电路，并且具体地涉及用于鳍式场效应晶体管(FinFET)型集成电路器件的鳍结构的形成工艺。

背景技术：

现有技术教导了利用一个或更多个鳍式FET型场效应晶体管的集成电路的形成。鳍式FET晶体管包括沟道区域，该沟道区域定向为与衬底表面平行地传导电流。沟道区域提供在半导体材料的伸长部分中。晶体管的源极和漏极区域形成在沟道区域的任一侧上的伸长部分中。栅极布置在沟道区域位置处的伸长部分的两个相对侧上和之上，以提供对晶体管的导电状态的控制。该鳍式FET设计完全适合于制造多沟道晶体管，在多沟道晶体管中并行地形成多个伸长部分，以通过晶体管栅极的中间栅极部分限定彼此隔开的相邻沟道区域。该中间栅极部分在多个伸长部分之上以垂直方向跨越。

从限定伸长部分的半导体材料的至少一个薄的部分(称为“鳍”)创建鳍式FET晶体管，该伸长部分用于形成晶体管的沟道以及其源极区和漏极区。这种鳍通常通过掩膜限定，该掩膜在鳍位置处形成在单晶硅衬底的顶部上。然后在没有掩膜的地方将衬底材料定向刻蚀到预定深度，使得限定鳍的伸长部分保留在掩膜下方并且由衬底材料组成。

在一种现有技术的实现中，因此得到的包括最终晶体管器件的沟道的半导体材料鳍并不与电路衬底的有源部分电绝缘，电路衬底的有源部分本身也是晶体半导体材料。这样的鳍式FET器件经历三种不同类型的泄漏电流。第一类型的泄漏电流可以在鳍式FET晶体管的源极和漏极之间、经由位于沟道下方的衬底的有源部分循环。在每个晶体管内部的该第一泄漏电流并不受施加到晶体管栅极的电位控制。第二类型的泄漏电流出现，是因为鳍式FET晶体管的沟道也经由衬底与相同导电类型的其它晶体管的沟道电接触。第二泄漏电流以晶体管间泄漏电流的形式在晶体管之间流动。响应于衬底连接到参考电位，第三类型的泄漏电流出现在每个鳍式FET晶体管的沟道与衬底的下部之间。

为了避免这些泄漏电流，作为替代，现有技术中已知在作为绝缘体上硅(SOI)类型的集成电路衬底上制造鳍式FET晶体管。这样的SOI衬底在下部中包括电绝缘材料的中间层，晶体硅层盖在该中间层顶部。参照美国专利No.6,645,797，通过参考引入该专利的公开内容，其教导了用于从SOI衬底实现鳍式FET晶体管的工艺。得到的晶体管通过绝缘材料的中间层而与衬底的下部电绝缘，并且因而减少了泄漏电流问题。

本领域技术人员将在SOI衬底上实现的鳍式FET晶体管考虑为与在逐步扩展的工艺技术节点下制造的电路结合使用的有吸引力的选项，并且特别是完全适合用于CMOS集成电路设计中。与常规平面体器件相比具有更高性能的优良短沟道控制被认为是与CMOS电路的鳍式FET的选择相关联的优势。

然而，随着CMOS工艺技术持续向越来越小的尺寸扩展，需要晶体管性能的进一步改善。本领域技术人员认识到，将锗硅(SiGe)材料用于晶体管制造提供了晶体管性能的显著提升，特别是关于p沟道场效应晶体管器件。实际上，现有技术正朝着将SiGe用于体设备器件技术和SOI技术二者中实现的p沟道设备器件迈进。特别对于鳍式FET器件的使用而言，本领域技术人员认识到需要从SiGe材料形成p沟道器件的鳍，以便达到相比现有技术的仅Si材料的器件而言改善的晶体管性能水平。

鳍式FET器件的SiGe鳍的形成不是没有挑战。现有技术中已知的用于SiGe制造的制造技术使用广泛的热预算。这些热处理可以引起锗从制造p沟道器件的衬底区域扩散。这与CMOS电路的制造特别相关，因为来自SiGe材料的Ge可以扩散到其中制造n沟道器件的相邻衬底区域中并且不利地影响n沟道器件的性能。为了解决Ge扩散的问题，在限定了(n沟道器件的)Si鳍之后，不同制造技术形成(p沟道器件)SiGe鳍。然而，这样的器件遇到了由于难以围绕鳍形成均匀SiGe外延所导致的不均匀鳍形状的问题。

因此现有技术中需要一种不遭受前述问题的鳍制造工艺。

技术实现要素：

在一个实施例中，一种方法包括：在由第一半导体材料形成并且具有与第二区域相邻的第一区域的衬底层中，去除所述衬底层的在所述第二区域中的第一半导体材料的一部分，所述第二区域保留由所述第一半导体材料制成的底部部分；外延生长覆盖所述底部部分的第二半导体材料；将由所述第一半导体材料制成的所述底部部分转化成所述第二半导体材料，使得通过所述第一半导体材料限定所述第一区域并且通过所述第二半导体材料限定所述第二区域；对所述第一区域中的所述第一半导体材料进行构图，以限定第一导电类型的鳍式FET晶体管的第一鳍结构；以及对所述第二区域中的所述第二半导体材料进行构图，以限定第二导电类型的鳍式FET晶体管的第二鳍结构。

在一个实施例中，一种方法包括：在由第一半导体材料形成并且具有与第二区域相邻的第一区域的衬底层中，去除所述衬底层的在所述第二区域中的第一半导体材料的一部分以限定侧壁，所述第二区域保留由所述第一半导体材料制成的底部部分；第一次外延生长覆盖所述第二区域中的所述侧壁和所述底部部分的第二半导体材料；在所述第二半导体材料之上保形地沉积氧化物层；施加热处理以将所述侧壁和底部部分处的第一半导体材料转化成所述第二半导体材料；去除所述氧化物层；从所述第一次外延生长的第二半导体材料和转化的底部部分的第二区域中第二次外延生长所述第二半导体材料，使得通过所述第一半导体材料限定所述第一区域并且通过所述二半导体材料限定所述第二区域；对所述第一区域中的第一半导体材料进行构图，以限定第一导电类型的鳍式FET晶体管的第一鳍结构；以及对所述第二区域中的第二半导体材料进行构图，以限定第二导电类型的鳍式FET晶体管的第二鳍结构。

在实施例中，一种方法包括：在由第一半导体材料形成并且具有与第二区域相邻的第一区域的衬底层中，去除所述衬底层的在所述第二区域中的第一半导体材料的一部分以限定侧壁，所述第二区域保留由所述第一半导体材料制成的底部部分；在所述侧壁上形成间隔物；在所述第二区域中的底部部分上第一次外延生长第二半导体材料；在所述第二半导体材料之上保形地沉积氧化物层；施加热处理以将所述底部部分的第一半导体材料转化成所述第二半导体材料；去除所述氧化物层；从所述第一次外延生长的第二半导体材料和转化的底部部分的第二区域中第二次外延生长所述第二半导体材料，使得通过所述第一半导体材料限定所述第一区域并且通过所述第二半导体材料限定所述第二区域，并且其中所述间隔物将所述第二区域中的第二半导体材料与所述第一区域中的第一半导体材料隔开；对所述第一区域中的第一半导体材料进行构图，以限定第一导电类型的鳍式FET晶体管的第一鳍结构；以及对所述第二区域中的第二半导体材料进行构图，以限定第二导电类型的鳍式FET晶体管的第二鳍结构。

附图说明

为了更好地理解实施例，现在将仅通过示例的方式参照附图，在附图中：

图1至图12图示了在绝缘体上硅(SOI)衬底上形成鳍式FET器件的鳍的工艺步骤；以及

图13至图28图示了在绝缘体上硅(SOI)衬底上形成鳍式FET器件的鳍的工艺步骤。

具体实施方式

现在参照图1至图12，其中图示了在绝缘体上硅(SOI)衬底上形成鳍式FET器件的鳍的工艺步骤。

图1示出了常规绝缘体上硅(SOI)衬底10，其由在第一硅(Si)层102上形成二氧化硅的绝缘层100形成。在绝缘层100之上形成第二硅(Si)层104。在一个优选实现方式中，SOI衬底10为部分耗尽(PD)型(即衬底10包括本领域已知的PD SOI)。可以根据集成电路应用的需要对第一硅层102和第二硅层104进行掺杂。可以根据集成电路应用的需要调节(例如，通过使用减薄操作)第一硅层102和第二硅层104的厚度。在一个优选实现方式中，第二硅(Si)层104具有约20nm-40nm的厚度，更具体地约为30nm，这是针对鳍式器件形成的鳍结构的优选高度。尽管优选PD SOI，可以理解，可以代替地使用其它类型的SOI衬底，包括全耗尽(FD)。另外，衬底可以备选地包括非SOI衬底。

图2示出了在第二硅(Si)层104之上沉积二氧化硅(SiO₂)层106。

图3示出了在二氧化硅(SiO₂)层106之上沉积氮化硅(SiN)层108。

然后使用本领域已知的光刻工艺，在氮化硅层108和二氧化硅层106(SiN/SiO₂硬掩膜)中形成开口110，该开口110向下延伸以至少到达第二硅(Si)层104的顶表面。光刻工艺的结果示出在图4中。开口110与衬底的为p沟道鳍式FET器件的形成而保留的区域112相关联。衬底的区域114相反地保留用于n沟道鳍式FET器件的形成。因而，描述和图示的工艺主要涉及CMOS型集成电路的形成，但可以理解，这并不是所述工艺的唯一应用。在平面图中，开口110可以呈现由将在区域112内形成的p沟道器件的尺寸和数目掌控的任意期望形状。

使用外延工艺工具，然后执行本领域已知的高压定向刻蚀工艺，以去除第二硅(Si)层104的在区域112内的部分116。在一个实施例中，定向刻蚀可以包括高压HCI刻蚀。定向刻蚀工艺的结果示出在图5中。注意，在完成定向刻蚀之后，第二硅(Si)层104的部分118留在区域112中。区域112中留下的Si部分118的厚度约为5nm至15nm。

在不从用于图5的刻蚀的外延工艺工具去除衬底10的情况下，然后执行本领域已知的外延生长工艺，以在第二硅(Si)层104的露出表面122和124上生长锗硅(SiGe)层120。外延生长工艺的结果示出在图6中。提供图6中的点标记(stippling)以将SiGe材料与Si材料进行区分。区域112中的锗硅(SiGe)层120的厚度约为6nm至8nm。

图7示出了二氧化硅(SiO₂)层130在衬底10之上的沉积。二氧化硅(SiO₂)层130保形地沉积并且因而覆盖区域112内锗硅(SiGe)层120和SiN/SiO₂硬掩膜的顶部和侧部。

接下来，执行例如快速热氧化(RTO)型的聚合操作，以将来自锗硅(SiGe)层120的Ge驱入第二硅(Si)层104中。具体地，该驱入将第二硅(Si)层104的留在区域112中的部分118转化到SiGe区域118’中。该驱入也将第二硅(Si)层104的在表面122处的部分转化到SiGe区域104’中。驱入工艺的结果示出在图8中。同样，提供图8中的点标记以将SiGe材料与Si材料进行区分。提供图8中的虚线以图示与形成的SiGe区域118’有关的表面122和124的先前位置。

作为执行用于驱入的聚合操作的备选方案，可以执行更高温退火工艺，以使得锗硅(SiGe)层120的SiGe材料与第二硅(Si)层104的留在区域112中的部分118混合。

利用用于驱入的聚合或退火的任一工艺技术，注意，仅第二硅(Si)层104的在部分118内的小厚度(大约6nm-8nm)需要从Si变成SiGe。因而，相对地限制了该垂直扩散处理操作的热预算。

注意，存在进入第二硅(Si)层104的在表面122处的部分中一些横向Ge扩散，以形成位于区域114中的SiGe区域104’。然而对于区域104’至SiGe的转化并不关心，这是因为类似于用于形成SiGe区域118’的垂直扩散那样，横向扩散完全在支持CMOS集成电路装置所需的在n沟道区域114和p沟道区域112之间的最小间隔要求(本领域已知约为20nm)以下。

然后，如图9所示去除二氧化硅(SiO₂)层130。

然后，执行本领域已知的外延生长工艺，以从由锗硅(SiGe)层120、SiGe区域104’和SiGe区域118’限定的SiGe材料生长锗硅(SiGe)区域120’。外延生长工艺的结果示出在图10中。同样，提供图10中的点标记用以将SiGe材料与Si材料区分。区域112中的SiGe区域120’的外延生长优选地实现等于或超过区域114中的第二硅(Si)层104的深度的深度。在一个优选实现方式中，实现大于20nm的SiGe外延生长。

然后，去除SiN/SiO₂硬掩膜并且使用平坦化工艺(例如化学机械抛光(CMP))来使衬底10的顶部平坦，以便使区域112中的锗硅(SiGe)区域120’的深度与区域114中的第二硅(Si)层104的深度相同。这在图11中示出。

作为备选方案，可以使用良好限定的较薄硬掩膜，其中将该薄硬掩膜用作CMP工艺的停止层。为了支持第一区域112和第二区域114中的相同深度，执行热SC1清洗以精确地去除一些SiGe(针对更薄硬掩膜的深度)。然后去除该硬掩膜。

然后使用本领域已知的光刻工艺来限定鳍式FET器件的鳍150。将光刻掩膜施加在区域112的锗硅(SiGe)区域120’以及区域114的第二硅(Si)层104的顶表面上方。对该掩膜进行构图，以在鳍150的期望位置处留下掩膜材料。然后执行刻蚀操作，以在鳍105的任一侧上在区域112的锗硅(SiGe)区域120’和区域114的第二硅(Si)层104中开出孔152。刻蚀工艺的结果示出在图12中。同样，提供图12中的点标记以将SiGe材料与Si材料进行区分。鳍150包括用于在区域112中形成p沟道晶体管时使用的鳍152p以及用于在区域114中形成n沟道晶体管时使用的鳍152n。用于形成鳍150的刻蚀工艺例如可以包括本领域已知的Cl₂或HBr刻蚀。

优选地，在通过Ge的驱入(图8)隔开的两个步骤(图6和图10)中执行SiGe外延生长，因为该工艺生产具有完全和均匀的SiGe材料配置的鳍150p结构。

尽管有以上描述，但将理解，可以将图6的SiGe外延生长执行到如下程度：在区域112中生长SiGe材料的高度达区域114中第二硅(Si)层104的高度或超过区域114中第二硅(Si)层104的高度。这将可选地跟随有二氧化硅(SiO₂)层130的沉积(与图7相比)和后续的驱入工艺(图8)，并且因而将不执行图10的SiGe生长步骤。在该备选工艺的可能问题是由于在区域112中存在Si和SiGe二者造成的鳍150p内半导体材料的不均匀性。半导体材料中相对于鳍150p的这种不均匀性将使p沟道晶体管性能下降并且引入晶体管阈值的多变性。附加地，由于存在Si和SiGe之间的晶格失配，所以Si顶部上的厚SiGe层的生长会造成鳍150p底部处的错位，这可能导致泄漏路径。因此优选在厚SiGe外延生长之前将留在区域112中的第二硅(Si)层104的部分118转化成SiGe区域118’。

现在参照图13至图28，其中图示了在绝缘体上硅(SOI)衬底上形成鳍式FET器件的鳍的工艺步骤。

图13示出了常规绝缘体上硅(SOI)衬底10，其由在第一硅(Si)层102上形成的二氧化硅的绝缘层100形成。第二硅(Si)层104形成在绝缘层100上方。在一个优选实现方式中，SOI衬底10为部分耗尽(PD)型(即衬底10包括本领域已知的PD SOI)。可以根据集成电路应用的需要对第一硅层102和第二硅层104进行掺杂。可以根据集成电路应用的需要进行调节(例如，通过使用减薄操作)第一硅层102和第二硅层104的厚度。在一个优选实现方式中，第二硅(Si)层104具有约20nm-40nm的厚度，更具体地约为30nm，这是针对鳍式器件形成的鳍结构的优选高度。尽管优选PD SOI，但将理解，可以代替地使用其它类型的SOI衬底，包括全耗尽(FD)。另外，衬底可以备选地包括非SOI衬底。

图14示出了二氧化硅(SiO₂)层106在第二硅(Si)层104之上的沉积。

图15示出了氮化硅(SiN)层108在二氧化硅(SiO₂)层106之上的沉积。

然后，使用本领域已知的光刻工艺，以在氮化硅层108和二氧化硅层106中形成开口110(SiN/SiO₂硬掩膜)，该开口110向下延伸以至少到达第二硅(Si)层104的顶表面。在图16中示出光刻工艺的结果。开口110与为p沟道鳍式FET器件的形成所保留的衬底区域112相关联。衬底区域114相反地保留用于n沟道鳍式FET器件的形成。因而，描述和图示的工艺主要关注CMOS型集成电路的形成，但将理解，这并不是所述工艺的唯一应用。在平面图中，开口110可以采用由将在区域112内形成的p沟道器件的尺寸和数目掌控的任意期望形状。

使用外延工艺工具，然后执行本领域已知的高压定向刻蚀工艺，以去除第二硅(Si)层104的在区域112内的部分116。在一个实施例中，定向刻蚀可以包括高压HCI刻蚀。定向刻蚀工艺的结果示出在图17中。注意，在完成定向刻蚀之后，第二硅(Si)层104的一部分118留在区域112中。区域112中留下的Si部分118的厚度约为5nm至15nm。

图18示出了二氧化硅(SiO₂)层160在第二硅(Si)层104之上的沉积。二氧化硅(SiO₂)层160是保形的并且因而覆盖第二硅(Si)层104的表面122和124以及氮化硅(SiN)层108。

图19示出了氮化硅(SiN)层162在二氧化硅层160之上的沉积。氮化硅(SiN)层162也是保形的。

然后执行本领域已知的刻蚀工艺，以去除氮化硅(SiN)层162的水平部分。刻蚀工艺的结果示出在图20中。在一个优选实施例中，刻蚀工艺可以包括NF₃刻蚀。这在氮化硅(SiN)层162的侧壁上留下适当的氮化硅(SiN)层162的垂直部分162’。

然后执行本领域已知的刻蚀工艺，以去除二氧化硅(SiO₂)层160的水平部分。刻蚀工艺的结果示出在图21中。在一个优选实施例中，刻蚀工艺可以包括HF刻蚀。这将留下适当的侧壁间隔物164的氮化硅(SiN)层162的垂直部分162’和二氧化硅(SiO₂)层160的垂直部分160’以限定侧壁间隔物164。

然后执行本领域已知的外延生长工艺，以在第二硅(Si)层104的露出表面124上生长锗硅(SiGe)层120。外延生长工艺的结果示出在图22中。提供图22中的点标记以将SiGe材料与Si材料区分。区域112中的锗硅(SiGe)层120的厚度约为6nm至8nm。

图23示出二氧化硅(SiO₂)层130在衬底10之上的沉积。二氧化硅(SiO₂)层130保形地沉积并且因而覆盖区域112内的锗硅(SiGe)层120、间隔物164的侧壁以及SiN/SiO₂硬掩膜的顶部。

接下来，执行例如快速热氧化(RTO)型的聚合操作，以将来自锗硅(SiGe)层120的Ge驱入到第二硅(Si)层104中。具体地，该驱入将第二硅(Si)层104的留在区域112中的部分118转化到SiGe区域118’中。该驱入工艺的结果示出在图24中。同样，提供图24中的点标记以将SiGe材料与Si材料区分。提供图24中的虚线以图示与形成的SiGe区域118’有关的表面124的先前位置。

作为执行驱入的聚合操作的备选方案，可以执行更高温退火工艺，以使得锗硅(SiGe)层120的SiGe材料与第二硅(Si)层104的留在区域112中的部分118混合。

利用用于驱入的聚合或退火的任一工艺技术，注意，仅第二硅(Si)层104的在部分118内的小厚度(大约6nm-8nm)需要从Si变成SiGe。因而，相对地限制了该垂直扩散处理操作的热预算。

间隔物164用作锗向区域114的第二硅(Si)层104中横向扩散的阻挡层。

然后，如图25所示去除二氧化硅(SiO₂)层130。

然后，执行本领域已知的外延生长工艺，以从由锗硅(SiGe)层120和SiGe区域118’限定的SiGe材料生长锗硅(SiGe)区域120’。外延生长工艺的结果示出在图26中。同样，提供图26中的点标记以将SiGe材料从Si材料区分。区域112中的SiGe区域120’的外延生长优选地实现等于或超过区域114中的第二硅(Si)层104的深度的深度。在一个优选实现方式中，实现大于20nm的SiGe外延生长。

然后，去除SiN/SiO₂硬掩膜并且使用平坦化工艺(例如化学机械抛光(CMP))来使衬底10的顶部平坦，以便使区域112中的锗硅(SiGe)区域120’的深度与区域114中的第二硅(Si)层104的深度相同。这在图27中示出。间隔物164适当地留下，从而将区域112中的锗硅(SiGe)区域120’与区域114中的第二硅(Si)层104隔开。

作为备选方案，可以使用良好限定的薄硬掩膜，其中将较薄的硬掩膜用作CMP工艺的停止层。为了支持第一区域112和第二区域114中的相同深度，执行热SCI清洗以精确地去除一些SiGe(针对更薄硬掩膜的深度)。然后去除该硬掩膜。

然后，使用本领域已知的光刻工艺来限定鳍式FET器件的鳍150。在区域112的锗硅(SiGe)区域120’以及区域114的第二硅(Si)层104的顶表面之上施加光刻掩膜。对该掩膜进行构图，以在鳍150的期望位置处留下掩膜材料。然后执行刻蚀操作，以在区域112的锗硅(SiGe)区域120’和区域114的第二硅(Si)层104中开出孔152。刻蚀工艺的结果示出在图28中。同样，提供图28中的点标记以将SiGe材料与Si材料区分。鳍150包括用于在区域112中形成p沟道晶体管时使用的鳍152p以及用于在区域114中形成n沟道晶体管时使用的鳍152n。用于形成鳍150的刻蚀工艺例如可以包括本领域已知的Cl₂或HBr刻蚀。

优选地，在通过Ge的驱入(图24)隔开的两个步骤(图22和图26)中执行SiGe外延生长，因为该工艺生产具有完全且均匀的SiGe材料配置的鳍150p结构。

尽管有以上描述，但将理解，可以将图22的SiGe外延生长执行到如下程度：在区域112中生长SiGe材料的高度达区域114中第二硅(Si)层104的高度或超过区域114中第二硅(Si)层104的高度。这将可选地跟随有二氧化硅(SiO₂)层130的沉积(与图23相比)和后续的驱入工艺(图24)，并且因而将不执行图26的SiGe生长步骤。在该备选工艺的可能问题是由于在区域112中存在Si和SiGe二者造成的鳍150p内半导体材料的不均匀性。半导体材料中相对于鳍150p的这种不均匀性将使p沟道晶体管性能下降并且引入晶体管阈值的多变性。附加地，由于存在Si和SiGe之间的晶格失配，所以Si顶部上的厚SiGe层的生长会造成鳍150p底部处的错位，这可能导致泄漏路径。因此优选在厚SiGe外延生长之前将留在区域112中的第二硅(Si)层104的部分118转化成SiGe区域118’。

已经通过示例性且非限制性的示例提供了前面的描述，是对本发明示例性实施例的完整且详实的描述。然而，对于相关领域技术人员而言，鉴于前面的描述，当结合附图和所附权利要求阅读时，各种修改和调整可以变得显而易见。然而，本发明教导的所有这样的和类似的修改仍将落入所附权利要求限定的本发明范围内。