本发明有关一种半导体结构，尤指一种基板结构及其制法与电子封装件。
背景技术：
目前应用于芯片封装领域的技术繁多，例如芯片尺寸封装(chipscalepackage，简称csp)、芯片直接贴附封装(directchipattached，简称dca)或多芯片模组封装(multi-chipmodule，简称mcm)等覆晶型封装模组，亦或将芯片立体堆叠化整合为三维积体电路(3dic)芯片堆叠模组，其中，主要利用覆晶封装制程技术以缩小封装结构面积且缩短讯号传递路径。
在覆晶封装制程中，由于芯片与封装基板的热膨胀系数的差异甚大，因此芯片外围的凸块无法与封装基板上对应的接点形成良好的接合，使得凸块可能自线路基板上剥离。另一方面，随着积体电路的积集度的增加，由于芯片与封装基板之间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermalstress)与翘曲(warpage)的现象也日渐严重，其结果将导致芯片与封装基板之间的电性连接可靠度(reliability)下降，并且造成信赖性测试的失败。
为了解决上述问题，业界遂提出了在芯片与封装基板间设置以半导体基材制作的中介板，利用半导体基材与芯片的材质接近，由此避免热膨胀系数不匹配所产生的问题。
如图1所示，将一半导体芯片13通过多个焊锡凸块130设于一硅中介板(throughsiliconinterposer，简称tsi)12上，其中，该硅中介板12具有多个导电硅穿孔(through-siliconvia，简称tsv)120及电性连接该些导电硅穿孔120与该些焊锡凸块130的线路重布层(redistributionlayer，简称rdl)121，且该硅中介板12通过该些导电硅穿孔120上的多个导电元件110以结合至一封装基板11上，再以底胶10’包覆该些导电元件110与该些焊锡凸块130，并以封装胶体10包覆该半导体芯片13与该硅中介板12。
惟，前述半导体封装件1的封装制程中，于遭遇温度循环(temperaturecycle)或应力变化时，如搬运、通过回焊炉、或经历落摔等制程或测试时，该半导体芯片13及该硅中介板12会在某些部位(如角落)形成较大的角落应力(cornerstress)，导致该半导体芯片13及该硅中介板12会沿角落处发生破裂(crack)(如图所示的破裂处k)，造成该硅中介板12或该半导体芯片13损坏、该硅中介板12无法有效电性连接该半导体芯片13、或无法通过可靠度测试等问题，致使产品的良率不佳。
此外，该半导体芯片13与该硅中介板12之间的填充底胶10’的空间较小，因而该半导体芯片13的边缘受到的应力较小，而该硅中介板12与该封装基板11之间的填充底胶10’的空间较大，致使该硅中介板12的边缘受到的应力较大，因而该硅中介板12更易于直角处会发生边缘破裂(如图所示的破裂处k)的问题，而导致产品可靠度不良。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现要素：
鉴于上述现有技术的种种缺失，本发明提供一种基板结构及其制法与电子封装件，以避免该基板本体发生破裂。
本发明的基板结构，包括：基板本体，其具有相对的第一表面与第二表面及邻接该第二表面的侧面，且该侧面与该第一表面之间形成有一包含多个转折面的钝化部；以及多个导电体，其结合至该基板。
本发明还提供一种基板结构的制法，包括：提供一包含有多个基板本体的基板模组；形成第一凹部于任两相邻的基板本体间；形成至少一第二凹部于该第一凹部中，且该第二凹部的最大宽度小于该第一凹部的最大宽度；以及沿该第二凹部切割该基板模组，以分离该多个基板本体，其中，各该分离的基板本体具有相对的第一表面与第二表面及邻接该第二表面的侧面，且该侧面与该第一表面之间形成有钝化部，其中，该钝化部包含多个由该第一凹部的壁面与第二凹部的壁面所构成的转折面。
前述的制法中，该第一凹部中形成有多个该第二凹部，且该些第二凹部的最大宽度依据其制程先后顺序变小。
前述的制法中，还包括形成封装材于该基板本体上。
前述的基板结构及其制法中，该基板本体为半导体板材。
前述的基板结构及其制法中，该钝化部设于该基板本体的角落位置。
前述的基板结构及其制法中，该钝化部沿该第一表面边缘延伸。
前述的基板结构及其制法中，该钝化部包含两个或三个该转折面。
前述的基板结构及其制法中，该些转折面的布设为彼此相邻设置。
前述的基板结构及其制法中，该些转折面的其中一者邻接该侧面或该第一表面。
前述的基板结构及其制法中，该第二表面与该侧面相互垂直邻接。
前述的基板结构及其制法中，该导电体为线路层、导电柱、导电凸块或其所组群组的其中一者。
本发明还提供一种电子封装件，包括：一承载件；如前述的基板结构的其中一者，其设于该承载件上并以该些导电体电性连接该基板本体与该承载件；以及封装材，其形成于该该承载件上。该封装材包含形成于该承载件与该基板结构之间的底胶及/或形成于该承载件上且包覆该基板结构的封装胶体。
由上可知，本发明的基板结构及其制法与电子封装件，主要通过于基板本体的侧面与第一表面之间形成有多个转折面所构成的钝化部，以分散该基板本体所受应力，故相比于现有技术，本发明能避免该基板本体于封装制程中发生破裂的问题，因而能提高产品良率。
附图说明
图1为现有半导体封装件的剖面示意图；
图2a为本发明的基板结构的局部剖面示意图；
图2b为图2a的局部立体示意图；
图2c为图2b的另一实施例；
图3a至图3c为对应图2a的基板结构的制法的剖面示意图；以及
图4为本发明的电子封装件的剖面示意图。
符号说明:
1半导体封装件
10,401封装胶体
10’,400底胶
11封装基板
110导电元件
12硅中介板
120导电硅穿孔
121线路重布层
13半导体芯片
130焊锡凸块
2基板结构
21基板本体
21a第一表面
21b第二表面
21c侧面
210,211,212转折面
25导电体
25a金属柱
25b焊锡材料
3基板模组
30第一凹部
30c,31c壁面
31第二凹部
4电子封装件
40封装材
41第一基板
42第二基板
43承载件
a钝化部
a,b夹角
d,r最大宽度
h总高度
h高度
k破裂处
t总宽度
t宽度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2a及图2b，其为本发明的基板结构2的剖面示意图。如图2a所示，所述的基板结构2包括：一基板本体21以及多个结合至该基板本体21的导电体25。
所述的基板本体21为半导体板材，其具有相对的第一表面21a与第二表面21b及邻接该第二表面21b的侧面21c，该第二表面21b与该侧面21c相互垂直邻接，且该侧面21c与该第一表面21a之间形成有钝化部a，其中，该钝化部a定义有多个(如两个)转折面210,211。
于本实施例中，该基板本体21为硅芯片或硅中介板，且该基板本体21可为条状(stripform)或切单体(singulation)，但不限于上述。
此外，该基板本体21可为各式几何形状的板体，如矩形(如图2b所示)、多边形或圆形等，且可为对称板体或不对称板体，故该基板本体21的外观形状的种类繁多，并无特别限制。
又，该钝化部a邻接该第一表面21a而未邻接该第二表面21b，且该些转折面210,211为平直斜面，其中一该转折面211邻接该侧面21c，其中一该转折面210邻接该第一表面21a。具体地，如图2a所示，其中一该转折面210邻接该第一表面21a边缘并接续延伸出另一该转折面211，使该些转折面210,211未平行该第一表面21a与侧面21c，且各该转折面的交界的夹角呈钝角，例如，该转折面210与该第一表面21a的夹角a为150°、该转折面211与该侧面21c的夹角b为153°。应可理解地，该转折面210亦可相对该第一表面21a近乎垂直转向(即转折面210近乎平行该侧面21c)，再接续近乎水平延伸出另一转折面211(即该转折面211近乎平行该第一表面21a)，使该钝化部a呈现缺口状。
另外，该钝化部a的范围可依需求而定，且该些转折面210,211的范围亦可依需求而定。例如，该些转折面210,211的总高度h为61.6微米(um)，且该些转折面210,211的总宽度t为50.8微米(um)，而其中一转折面210的高度h为16.1微米(um)，及另一转折面211的宽度t为22.5微米(um)。因此，该转折面的数量并不限于上述两个，亦可如图2c所示，该钝化部a包含三个该转折面210,211,212，甚至四个或更多个转折面。
所述的导电体25为线路层(图未示)、内导电柱(图未示)、导电凸块(如图2所示)或其所组群组的其中一者。
于本实施例中，各该导电体25包含有一金属柱25a与设于该金属柱25a上的焊锡材料25b。
请参阅图3a至图3c，其为本发明的基板结构2的制法的剖面示意图。
如图3a所示，提供一包含有多个个基板本体21的基板模组3，且可选择性将多个该导电体25结合至该基板本体21。接着，形成至少一第一凹部30于该些基板本体21的第一表面21a上。该些基板本体21为阵列排设，且该第一凹部30形成于任二基板本体21之间。
于本实施例中，该基板模组3例如为硅晶圆(可包含或未包含该些导电体25)，亦或为未切单的封装结构(如后述的包含有底胶400、第一基板41与第二基板42等的封装结构，且可包含或未包含该些导电体25)，但不限于上述。
如图3b所示，接着对应该第一凹部30处形成至少一第二凹部31，且该第二凹部31的最大宽度d小于该第一凹部30的最大宽度r，以令该第一凹部30的壁面30c与第二凹部31的壁面31c作为转折面210,211。
于本实施例中，该第一与第二凹部30,31的制作方式繁多，例如，机械切削、超音波研磨、化学机械研磨(chemical-mechanicalpolishing，简称cmp)、雷射、水刀、等向/非等向性蚀刻、干/湿蚀刻或上述加工法的搭配组合等。若以该机械切削为例，可使用两种或两种以上的角度刀具。
此外，该第一与第二凹部30,31的外观形状的种类繁多，并不限于图3a及图3b所示的三角剖面、亦可为各式几何形状(弧形、多边形、圆形等)。
又，若于该第一凹部30中形成多个该第二凹部31，则该些第二凹部31的最大宽度d依据其制程先后顺序变小，以利于形成更多的转折面。
另外，该凹部的深度定义出该钝化部a的范围，且可理解地，形成凹部的次数越多(如不同刀锋角度的刀具切割的刀数越多)，该钝化部a的外观越接近圆弧。具体地，依据实验可得，该转折面的数量以二个或三个符合实际需求，且刀具能实现达成。
如图3c所示，依据该第二凹部31作为切割路径，以切割该基板模组3，进而分离各该基板本体21，以形成多个基板结构2。
据此，本发明的基板结构2通过该基板本体21的侧面21c与第一表面21a之间形成有钝化部a，使该基板本体21的表面交界处钝化而不会呈尖锐状，以避免直角处应力集中问题，故本发明的基板结构2通过该些转折面210,211的设计，以分散该基板本体21于后续封装制程中所产生的应力，使该基板本体21消除应力集中于角落(或其它处)的问题，故能避免该基板结构2于封装后发生破裂的问题，因而能提高产品良率。
图4为本发明的电子封装件4的剖面示意图。如图4所示，所述的电子封装件4包括：一承载件43、设于该承载件43上并电性连接该承载件43的基板结构(如第一基板41及/或第二基板42)、以及包覆该基板结构的封装材40。
所述的承载件43为金属材、陶瓷板材或有机板材，以作为封装基板，且该第一基板41及第二基板42为半导体板材，以令该第二基板42作为硅中介板而接置于该承载件43上并电性连接该承载件43，且该第一基板41作为电子元件而结合及电性连接该第二基板42。
于本实施例中，该承载件43例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，如扇出(fanout)型重布线路层(redistributionlayer，简称rdl)。应可理解地，该承载件43亦可为其它可供承载如芯片等电子元件的承载单元，例如导线架(leadframe)，并不限于上述。
此外，该第一基板41为电子元件，如主动元件、被动元件或其二者组合等，其中，该主动元件为半导体芯片，且该被动元件为电阻、电容及电感。
又，于另一实施例中(未图示)，该第一基板41(如电子元件)可直接接置于该承载件43上，而毋需间隔该第二基板42(如硅中介板)。
另外，具有多个转折面210,211的钝化部a可选择形成于该第一基板41及/或该第二基板42上。应可理解地，该第一基板41的尺寸极小，故形成于其上的钝化部a的外观趋近弧形。
所述的导电体25结合于该第一基板41及第二基板42，用以电性连接该第一基板41、第二基板42及承载件43。
所述的封装材40形成于该承载件43上以包覆该第一基板41及第二基板42。
于本实施例中，该封装材40包含底胶400与封装胶体401，该底胶400形成于该第一基板41与第二基板42之间及该第二基板42与承载件43之间，且该封装胶体401形成于该承载件43上以包覆该底胶400、第一基板41及第二基板42。
据此，本发明的电子封装件4通过该些转折面210,211(或该钝化部a)的设计，以供形成该封装材40时，能分散该第一基板41与第二基板42所产生的应力，使该第一基板41与第二基板42能消除应力集中于角落的问题，故能避免该第一基板41与第二基板42于封装制程中发生破裂的问题，因而能提高产品良率。
因此，本发明所揭示的该些转折面210,211(或该钝化部a)的形成位置可依需求设计，例如针对该基板结构2于加工制程时，该基板本体21容易产生应力集中的区域进行设置，以达到避免该基板本体21破裂(crack)的目的。例如，该钝化部a设于该基板本体21的角落位置，甚至沿该第一表面21a边缘延伸，如图2b所示。具体地，于封装制程中，该基板本体21会因应力集中而在各角落处形成较大的角落应力，使其与该封装材40之间会产生强大的应力，故该些转折面210,211可设于该角落位置。
综上所述，本发明的基板结构及其制法与电子封装件能通过该些转折面的设计以消除应力集中的问题，因而能提升产品良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。