本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
晶体管作为最基本的半导体器件，目前正被广泛应用。随着半导体器件的元件密度和集成度的提高，栅极尺寸也越来越短，传统的晶体管对沟道电流的控制能力变弱，产生短沟道效应，最终影响半导体器件的电学性能。
为了进一步缩小器件尺寸、提高器件密度，在半导体器件的基础上，引入了高k金属栅晶体管，即以高k介质材料作为栅介质层，以金属材料作为栅极；而且，为了改善高k介质材料的栅介质层与鳍部之间的结合状态，在所述高k介质材料的栅介质层与鳍部之间还需要形成栅氧层进行粘合。所述高k金属栅晶体管采用后栅(gatelast)工艺形成，其中一种后栅工艺是在去除多晶硅的伪栅极层并形成栅极沟槽之后，再于栅极沟槽的内壁表面形成高k介质材料的栅介质层。
然而，随着半导体器件的密度提高，尺寸缩小，半导体器件的制造工艺难度提高，而所形成的半导体器件的性能变差，可靠性下降。
技术实现要素：
本发明解决的问题是提供一种半导体器件及其形成方法，所形成的半导体器件的漏电流得到控制，驱动电流提高，功耗减小，稳定性改善。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括核心区和外围区，所述衬底上具有介质结构，所述介质结构内具有第一开口和第二开口，所述第一开口位于外围区，所述第二开口位于核心区，所述第一开口和第二开口底部的衬底上分别具有第一栅氧层，所述第一栅氧层表面具有第一保护层；在所述核心区和所述外围区的介质结构上、第一开口的侧壁和底部、以及第二开口的侧壁和底部形成第二保护层；在所述第二保护层上形成第一图形化层，所述第一图形化层暴露出所述第二开口内的第二保护层；以第一图形化层为掩膜，去除所述第二开口内的第二保护层和第一保护层，暴露出所述第二开口底部的第一栅氧层；在去除所述第二开口内的第二保护层和第一保护层之后，去除所述第一图形化层；在去除所述第一图形化层之后，去除所述第二开口底部的第一栅氧层和所述第一开口内的第二保护层，暴露出所述第一开口底部的第一保护层；在去除所述第二开口底部的第一栅氧层和所述第一开口内的第二保护层之后，在所述第二开口底部形成第二栅氧层。
可选的，所述衬底包括：基底以及位于基底上的隔离层。所述基底上具有鳍部；所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部低于所述鳍部的顶部。
可选的，所述隔离层的材料为氧化硅。
可选的，所述第一栅氧层和第一保护层的形成步骤包括：在形成介质结构、第一开口和第二开口之前，在所述衬底表面形成第一栅氧层；对所述第一栅氧层进行表面处理，在所述第一栅氧层表面形成第一保护层。
可选的，所述第一栅氧层材料为氧化硅。
可选的，所述第一栅氧层的形成工艺为原位蒸汽生成工艺。
可选的，所述表面处理的步骤包括：对所述第一栅氧层表面进行解耦等离子体氮化工艺，在第一栅氧层表面形成初始保护层；对所述初始保护层进行退火工艺，形成第一保护层。
可选的，所述介质结构内的所述第一开口和所述第二开口的形成步骤包括：分别在所述核心区和外围区的衬底上形成伪栅极结构，所述伪栅极结构包括伪栅层，所述伪栅层位于第一保护层上；形成源区和漏区，所述源区和漏区分别位于所述伪栅极结构两侧的衬底中；在所述衬底上形成介质结构，所述介质结构覆盖所述伪栅极结构的侧壁，且所述介质结构暴露出所述伪栅层顶部；去除所述伪栅层并暴露出所述第一保护层，在所述外围区的介质结构内形成第一开口，在所述核心区的介质结构内形成第二开口。
可选的，所述伪栅极结构还包括：位于所述伪栅层侧壁的侧墙。
可选的，第一介质层以及位于第一介质层上的第二介质层。
可选的，所述第二介质层的硬度高于所述第一介质层的硬度。
可选的，去除伪栅层的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
可选的，所述以第一图形化层为掩膜，去除所述第二开口内的第二保护层和第一保护层的步骤包括：所述第一图形化层填充满所述第一开口，且所述第一图形化层还位于所述外围区的介质结构之上；以第一图形化层为掩膜，去除所述核心区的的第二保护层，直至暴露出所述第二开口的所述第一保护层为止；在去除所述核心区的第二保护层之后，去除所述第二开口内的所述第一保护层，直至暴露出所述第二开口的所述衬底上的所述第一栅氧层为止；在去除第二开口内的第一保护层之后，去除第一图形化层。
可选的，所述第一保护层材质为氮氧化硅。
可选的，所述第二保护层的材料为氧化硅。
可选的，所述第二保护层的形成工艺为原子层沉积工艺。
可选的，去除所述第二保护层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的工艺参数包括：氢氟酸与水的质量百分比为1:500～1:2000，刻蚀时间5秒～1000秒，过刻量50％～300％。
可选的，去除所述第一保护层的工艺为干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：he的气体流量为600sccm～2000sccm，nh3的气体流量为200sccm～500sccm，nf3的气体流量为20sccm～200sccm；压强为2torr～10torr，刻蚀时间5秒～100秒，过刻量50％～100％。
可选的，在所述外围区的第一保护层表面形成填充所述第一开口的第一栅极结构；在所述核心区的第二栅氧层表面形成填充所述第二开口的第二栅极结构。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的形成方法中，在去除所述核心区的第二保护层和第一保护层之后，此时衬底表面暴露出核心区的第一栅氧层和所述外围区的第二保护层，由于所述第一栅氧层和第二保护层的材料均为氧化硅，因此在去除外围区的第二保护层的同时，可将所述核心区的第一栅氧层去除，降低了核心区鳍部暴露在刻蚀环境中的风险，从而提高半导体器件的沟道区质量，减少漏电流，提高半导体器件的性能和可靠性。
进一步，所述核心区的第一保护层和第二保护层分两步进行去除。先通过湿法刻蚀工艺，去除材质为氧化硅的所述第二保护层；再通过干法刻蚀工艺去除材质为氮氧化硅的所述第一保护层。由于干法刻蚀为各向异性的等离子刻蚀工艺，对于不同材料间的刻蚀选择比较高，因此，在刻蚀材质为氮氧化硅的所述第一保护层时，对于材质为氧化硅的所述第一栅氧层不会产生影响，确保在后续对核心区的所述第一栅氧层进行去除时，不会有过刻蚀的风险，提高半导体器件的电学可靠性。
附图说明
图1至图4是一种半导体器件的形成过程的剖面结构示意图；
图5至图17是本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高，尺寸缩小，所形成的半导体器件的性能变差，可靠性下降。
对于外围的半导体器件来说，由于栅氧层在形成伪栅极层之前形成，则去除所述伪栅极层的工艺会损伤所述栅氧层。随着半导体器件的尺寸愈小，所述栅氧层的损伤对器件性能的影响更明显。以下将结合附图进行说明。
图1至图4是一种半导体器件的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100包括外围区110和核心区120，所述外围区110和核心区120的衬底100表面分别具有鳍部101；在所述衬底100表面形成隔离层102；在所述隔离层102和鳍部101上形成介质层103，所述外围区110的介质层内具有第一开口111，所述核心区120的介质层内具有第二开口121，所述第一开口111和第二开口121底部的衬底上分别具有伪栅介质层104。
请参考图2，在所述外围区110和所述核心区120的介质层103上、第一开口111的侧壁和底部、以及第二开口121的侧壁和底部形成第二保护层106；在所述第二保护层106上形成第一图形化层131，所述第一图形化层131暴露出所述第二开口121内的第二保护层106。
请参考图3，以第一图形化层131为掩膜，去除核心区120的介质层103上和所述第二开口121内的第二保护层106、以及第二开口121底部的伪栅介质层104。
请参考图4，在去除核心区120的介质层103上和所述第二开口121内的第二保护层106、以及第二开口121底部的伪栅介质层104之后，去除所述第一图形化层131(如图3所示)；在去除图形化层131之后，去除所述外围区110的介质层103上和所述第一开口111内第二保护层106(如图3所示)。
所述第一开口111和第二开口121在去除伪栅介质层上的伪栅层之后形成，由于所述伪栅介质层104在去除伪栅层的工艺中受到损伤，因此，所述核心区的伪栅介质层104并不适用于用作核心区器件的栅极氧化层，而外围区对于栅氧层的密度以及内部缺陷数量要求较低，因此能够保留外围区的所述伪栅介质层104。
为了去除核心区120的伪栅介质层，保留外围区的伪栅介质层，需要在外围区形成第一图形化层131作为掩膜。而在形成第一图形化层131之前，所形成的第二保护层106能阻止所述核心区120和所述外围区110的伪栅介质层104发生反应，避免出现光刻胶残留以及膜层结构损伤。然而，由于在去除所述第一开口111内第二保护层106之前，已经暴露出核心区120鳍部101的部分侧壁和顶部表面，因此在刻蚀第二保护层106的过程中，对核心区120的鳍部101造成损伤。所述受损的鳍部101不仅容易引起经时击穿(timedependentdielectricbreakdown，简称tddb)，导致短沟道效应，减少驱动电流，提高功耗，还容易引起偏压温度不稳定效应(biastemperatureinstability，简称bti)，所形成的半导体结构性能变差。
为了解决上述技术问题，本发明提供了一种半导体器件的形成方法，通过将核心区的第一保护层和第二保护层去除之后，然后在去除外围区的第二保护层的同时，将所述核心区的第一栅氧层去除，能够防止刻蚀工艺对于核心区的损伤，从而提高半导体器件的沟道区质量，减少漏电流，提高半导体器件的性能和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图17是本发明实施例的半导体器件的形成过程的剖面结构示意图。
提供衬底，所述衬底包括核心区和外围区，所述衬底上具有介质结构，所述介质结构内具有第一开口和第二开口，所述第一开口位于外围区，所述第二开口位于核心区，所述第一开口和第二开口底部的衬底上分别具有第一栅氧层，所述第一栅氧层表面具有第一保护层。以下结合图5至图10对介质结构、第一开口、第二开口、第一栅氧层和第一保护层的形成过程进行说明。
请参考图5，提供衬底，所述衬底包括核心区220和外围区210。
在本实施例中，所述衬底包括：基底200以及位于基底上的隔离层202。所述基底上具有鳍部201；所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部低于所述鳍部的顶部。
在其它实施例中，所述衬底为平面基底。
所述核心区220用于形成核心器件，所述外围区210用于形成外围器件。所述核心区220的核心器件密度大于外围区210的外围器件密度，且所述核心器件的特征尺寸(criticaldimension，简称cd)小于所述外围区器件的特征尺寸。所述核心器件的工作电流或工作电压小于所述外围器件的工作电流或工作电压。
在本实施例中，所述基底200和鳍部201的形成步骤包括：提供半导体基底；在所述半导体基底的部分表面形成初始图形化层，所述初始图形化层需要覆盖形成鳍部201的对应位置和形状；以所述初始图形化层为掩膜，刻蚀所述半导体基底，形成所述基底200和所述鳍部201。
所述半导体基底的材料可以是单晶硅、多晶硅或者非晶硅；半导体基底的材料也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体基底还可以是绝缘体上的硅、锗、锗化硅、砷化镓等半导体材料。在本实施例中，所述半导体基底为单晶硅衬底，即所述鳍部201和基底200的材料为单晶硅。
在本实施例中，所述初始图形化层为光刻胶层，采用涂布工艺和光刻工艺形成。在另一实施例中，为了缩小所述鳍部201的特征尺寸，以及相邻鳍部201之间的距离，所述光刻胶层采用多重图形化掩膜工艺形成。
刻蚀所述半导体基底的工艺为各向异性的干法刻蚀工艺。所述鳍部201的侧壁相对于基底200的表面垂直或倾斜，且当所述鳍部201的侧壁相对于基底200表面倾斜时，所述鳍部201的底部尺寸大于顶部尺寸。在本实施例中，所述鳍部201的侧壁相对于基底200表面垂直。
在另一实施例中，所述鳍部通过刻蚀形成于基底表面的半导体层上；所述半导体层采用选择性外延沉积工艺形成于所述基底表面。所述基底为硅、锗、锗化硅等基底，也可以为绝缘体上硅、锗、锗化硅等基底；所述基底还可以为玻璃基底或者iii-v族化合物基底。所述半导体层的材料为硅、锗、碳化硅或硅锗。
所述隔离层202的形成步骤包括：在所述基底200和鳍部201的表面形成隔离膜；平坦化所述隔离膜；在平坦或所述隔离膜之后，回刻蚀所述隔离膜直至暴露出部分鳍部201侧壁为止。
在本实施例中，所述隔离层202的材料为氧化硅；所述隔离层202的厚度是所述鳍部201高度的1/4～1/2。所述隔离膜的形成工艺为流体化学气相沉积工艺(flowablechemicalvapordeposition，简称fcvd)。
在其他实施例中，所述隔离膜还能够采用其他化学气相沉积工艺或物理气相沉积工艺形成；所述其他化学气相沉积工艺包括等离子体增强化学气相沉积工艺(pecvd)或者高深宽比化学气相沉积工艺(harp)。
所述平坦化工艺为化学机械抛光工艺(cmp)。在本实施例中，所述化学机械抛光工艺以直至暴露出所述鳍部201的顶部表面为止。回刻蚀所述隔离膜的工艺为湿法刻蚀工艺或干法刻蚀工艺中的一种或两种组合。
请参考图6，在所述衬底的表面形成初始第一栅氧层213。
所述初始第一栅氧层213作为伪栅介质层，用于在后续去除伪栅层时保护所述衬底的表面。
在本实施例中，所述初始第一栅氧层213用于形成后续外围区210的第一栅氧层，用于增强外围区210的鳍部201与后续形成的第一栅介质层之间的结合强度。
在本实施例中，所述初始第一栅氧层213形成于所述基底200和所述鳍部201之上，并覆盖所述鳍部201的侧壁和顶部表面。
在本实施例中，所述初始第一栅氧化层213的材料为氧化硅，所述第一栅氧化层213的形成工艺为原位蒸汽生成工艺(in-situsteamgeneration，简称issg)；所述初始第一栅氧层213的厚度为20埃～60埃。所述原位蒸汽生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1slm～50slm，氢气流量为1slm～10slm，时间为10秒～5分钟。所述原位蒸汽生成工艺形成的初始第一栅氧层具有良好的阶梯覆盖能力，能够使所形成的初始第一栅氧层紧密地覆盖于所述鳍部201的侧壁表面，且所形成的所述初始第一栅氧层的厚度均匀。
在另一实施例中，所述初始第一栅氧层213的形成工艺为化学氧化工艺；所述化学氧化工艺的步骤包括：采用通入臭氧的水溶液对所述鳍部201暴露出的侧壁和顶部表面进行氧化，在所述鳍部201的侧壁和表面形成第一氧化层。其中，在所述通入臭氧的水溶液中，臭氧在水中的浓度为1％～15％。
请参考图7，对所述初始第一栅氧层213(如图6所示)进行表面处理，形成第一栅氧层203以及位于第一栅氧层203表面的第一保护层204。
所述表面处理的步骤包括：采用解耦等离子体氮化工艺对初始第一栅氧层表面进行处理，在所述第一栅氧层203表面形成初始保护层；对所述初始保护层进行退火工艺，形成第一保护层204。从所述第一保护层204的膜层外表面至所述第一保护层内表面的方向，氮的含量呈现逐步递减的趋势。
所述第一栅氧层203并不适用于用作所述核心区220的器件的栅极氧化层，而所述外围区210对于栅氧层的密度以及内部缺陷数量要求较低，因此，能够保留所述外围区210的所述第一栅氧层203。
所述第一保护层204则能够在后续去除伪栅层的刻蚀工艺中，减少所述第一栅氧层203受到损伤。当后续去除伪栅层的刻蚀工艺包括等离子体干法刻蚀工艺时，所述等离子体刻蚀工艺容易对鳍部201的内部造成损伤，而所述第一保护层204的密度和硬度较高，从而能够用于阻挡等离子，避免鳍部201受到损伤，由此能够减少外围区210形成的半导体器件的漏电流，改善电学性能。
在本实施例中，所述第一栅氧层203的材料为氧化硅，所述第一保护层204的材料为氮氧化硅。
在本实施例中，所述第一保护层204覆盖暴露于所述隔离层202之上的所述鳍部201的侧壁和顶部表面。在后续去除伪栅层时，所述第一保护层204的密度和硬度有利于保护所述第一栅氧层203和鳍部201；而且，由于所述第一保护层204的介电系数较高，有利于抑制鳍部201与后续形成的第一栅介质层之间的载流子隧穿现象，减少漏电流。
所述第一栅氧层203的厚度为10埃～50埃，所述第一保护层204的厚度为10埃～25埃。出于后续同时去除所述第一栅氧层和后续形成的第二保护层的目的，所述第一栅氧层203的厚度与后续第二保护层的厚度呈现对应关系。
后续形成介质结构、第一开口和第二开口。以下结合图8至图10对所述介质结构、以及介质结构内的第一开口和第二开口的形成步骤进行说明。
请参考图8，分别在所述核心区220和外围区210的衬底上形成伪栅极结构，所述伪栅极结构包括伪栅层205，所述伪栅层205位于第一保护层204之上。
所述伪栅层205的材料为多晶硅。所述伪栅层205的形成步骤包括：在所述第一保护层表面形成伪栅极膜；对所述伪栅极膜进行平坦化；在所述平坦化工艺之后，在所述伪栅极膜表面形成第二图形化层，所述第二图形化层覆盖需要形成伪栅层205的位置和形状；以所述第二图形化层为掩膜，刻蚀所述伪栅极膜，直至暴露出所述衬底的表面为止，形成伪栅层。
在本实施例中，还包括：在所述伪栅层205的侧壁表面形成侧墙215；在所述伪栅层205和侧墙两侧的鳍部201内形成源区和漏区。
所述侧墙215的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种组合。所述侧墙215的形成步骤包括：采用沉积工艺在所述伪栅层205表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出所述伪栅层205的顶部表面，形成侧墙215。
所述源区和漏区的形成工艺为离子注入工艺和原位掺杂工艺中的一种或两种组合。在一实施例中，所述源区和漏区以离子注入工艺形成。在另一实施例中，所述源区和漏区的形成步骤还包括：在所述伪栅层205和侧墙215两侧的鳍部201内形成凹槽；采用选择性外延沉积工艺在所述凹槽内形成应力层；在所述应力层内掺杂离子，形成源区和漏区。当所形成的半导体器件为pmos晶体管时，所述应力层的材料为硅锗，所述应力层内掺杂的离子为p型离子，且所述应力层为∑型应力层。当所形成的半导体器件为nmos晶体管时，所述应力层的材料为碳化硅，所述应力层内掺杂的离子为n型离子。
请参考图9，在所述衬底上形成介质结构230，所述介质结构230覆盖所述伪栅极结构的侧壁，且所述介质结构230暴露出所述伪栅层205的顶部。
所述介质结构230包括第一介质层231以及位于第一介质层231上的第二介质层232，且所述第二介质层232的硬度高于所述第一介质层231的硬度。所述第二介质层232由于硬度较高，用于在后续在进行研磨时作为第一介质层的保护层。其中所述第一介质层231的厚度为250埃～500埃，所述第二介质层232的厚度为300埃～1000埃。
所述介质结构230的形成步骤包括：在所述隔离层202和所述伪栅层205的表面形成第一介质膜和第二介质膜；平坦化所述第一介质膜和第二介质膜直至暴露出所述伪栅层205的顶部表面为止，形成所述介质结构230。
所述第一介质膜和所述第二介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺和原子层沉积工艺的一种或多种组合。所述介质结构230的材料为氧化硅、氮化硅、氧氮化硅、低k介质材料(介电系数为大于或等于2.5，小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔sicoh)中的一种或多种组合。
在本实施例中，所述第一介质层231和第二介质层232的材料为氧化硅。
请参考图10，去除所述伪栅层205(如图9所示)并暴露出所述第一保护层204，在所述外围区210的介质结构230内形成第一开口211，在所述核心区220的介质结构230内形成第二开口221。
去除所述伪栅层205的工艺为干法刻蚀工艺、湿法刻蚀工艺中的一种或两种组合；其中，所述干法刻蚀工艺为各向异性的干法刻蚀工艺。
在本实施例中，所述伪栅层205的材料为多晶硅，去除所述伪栅层205的工艺为等离子干法刻蚀工艺。所述等离子体干法刻蚀工艺的参数包括：气体包括碳氟气体、hbr和cl2中的一种或两种、以及载气，所述碳氟气体包括cf4、chf3、ch2f2、ch3f；所述载气为惰性气体，例如he的气体流量为50sccm～400sccm，压强为3mtorr～8mtorr。
在所述等离子体干法刻蚀工艺中，具有能量的等离子体容易对所述鳍部201内部造成损伤，而所述第一保护层204的密度和硬度较高，从而能够在扩散所述伪栅层205的过程中，阻挡所述等离子体的轰击，从而避免鳍部201内受到等离子体损伤。
在另一实施例中，去除所述伪栅极层205的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液。
请参考图11，在所述核心区220和所述外围区210的介质结构230上、第一开口211的侧壁和底部、以及第二开口221的侧壁和底部形成第二保护层206。
在所述核心区220和所述外围区210表面形成所述第二保护层206，所述第二保护层206完全覆盖所述核心区220和所述外围区210的表面；当后续去除第一图形化层时，所述第二保护层206能阻止材质为氮氧化硅的所述第一保护层204发生反应，避免出现光刻胶残留以及膜层结构损伤。
所述第二保护层206的形成工艺为化学气相沉积工艺、物理气相沉积工艺和原子层沉积工艺中的一种或多种组合。所述第二保护层206在光刻工艺中能避免与光阻以及显影和剥离药液发生反应，因此，所述第二保护层206的材料为氧化硅或与之类似的具有相同特性的材料。
在本实施例中，所述第二保护层206的材质为氧化硅，厚度为10埃～60埃。在后续工艺中，同时去除所述核心区220的所述第一栅氧层203和所述外围区210的所述的第二保护层206，所述第一栅氧层203的厚度与所述第二保护层206的厚度呈现对应关系。
请参考图12，在所述第二保护层206上形成第一图形化层240，所述第一图形化层240暴露出所述第二开口221内的第二保护层206。
所述第一图形化层240为图形化的光刻胶层，所述第一图形化层240填充满所述第一开口211。在本实施例中，所述第一图形化层240还覆盖于介质结构230的表面。
所述第一图形化层240的形成步骤包括：在所述第二保护层206上形成光刻胶层，所述光刻胶层填充满所述第一开口211和所述第二开口221；采用掩膜光刻工艺对光刻胶层形成初始图形化层；在形成初始图形化层之后，对光刻胶进行图形化，形成第一图形化层240。
请参考图13，以第一图形化层240为掩膜，去除所述第二开口221内的第二保护层206(如图12所示)和第一保护层204(如图12所示)，暴露出所述第二开口221底部的第一栅氧层203。
去除所述第二开口221内的第二保护层206和第一保护层204的步骤包括：以第一图形化层240为掩膜，去除所述第二开口221内的第二保护层206；以第一图形化层240为掩膜，去除所述第二开口221内的第一保护层204，暴露出所述第二开口221底部的第一栅氧层203。
所述外围区210对于栅氧层的密度以及内部缺陷数量要求较低，因此，能够保留所述外围区210的所述第一栅氧层203。
去除所述第二开口221内的第二保护层206和第一保护层204的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在本实施例中，所述第二保护层206的材料为氧化硅，去除所述第二保护层206的工艺为湿法刻蚀工艺；所述第一保护层204的材料为氧化硅，去除所述第一保护层204的工艺为干法刻蚀工艺，所述干法刻蚀工艺为各向异性的干法刻蚀工艺。
去除所述第二保护层206的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：氢氟酸与水的质量百分比为1:500～1:2000，刻蚀时间5秒～1000秒，过刻量50％～300％。
所述湿法刻蚀工艺采用氢氟酸去除氧化硅，由于氢氟酸的刻蚀选择性，不会对位于所述第二保护层206下方的材料为氮氧化硅的所述第一保护层204产生刻蚀。由于氢原子与氟原子间结合的能力相对较强，使得氢氟酸在水中不能完全被电离，理论上低浓度的所述氢氟酸是一种弱酸。但当浓度较低时，所述湿法刻蚀速率过慢，不利用高效生产；而当浓度过高时，氢氟酸在与所述材料为氧化硅的第二保护层206反应时，生成物可以继续和过量的氢氟酸反应，生成强酸性的氟硅酸而导致产生副反应，因此，所述湿法刻蚀工艺中对于氢氟酸与水的质量百分比需进行控制。
在本实施例中，去除所述第一保护层204的工艺为干法刻蚀工艺能够为干法刻蚀工艺，所述干法刻蚀工艺为各向同性的siconi干法刻蚀工艺。所述siconi干法刻蚀工艺在各个不同方向上的刻蚀速率均匀，能够均匀地去除位于鳍部201侧壁和顶部表面的第一保护层204。
所述siconi干法刻蚀工艺的参数包括：he的气体流量为600sccm～2000sccm，nh3的气体流量为200sccm～500sccm，nf3的气体流量为20sccm～200sccm；压强为2torr～10torr，刻蚀时间5秒～100秒，过刻量50％～100％。
请参考图14，在去除所述第二开口221内的第二保护层206(如图12所示)和第一保护层204(如图12所示)之后，去除所述第一图形化层240(如图13所示)。
在本实施例中，去除所述第一图形化层240的过程中，所述第二保护层206用于保护第一保护层204，避免材质为氮氧化硅的第一保护层204发生反应而出现损伤。去除所述第一图形化层240的工艺为灰化工艺和湿法工艺中的一种或两种组合。
在本实施列中，去除所述第一图形化层240的工艺为灰化工艺和湿法工艺的组合工艺。其中，所述灰化工艺的参数包括：压强为50mtorr～900mtorr，功率1000w～2700w，n2的气体流量为500sccm～4000sccm，h2的气体流量为50sccm～1000sccm，温度为80℃～250℃。其中，所述湿法工艺的参数包括：h2so4和水的体积百分比为3:1～6:1，温度100℃～130℃。
所述灰化工艺为等离子体灰化工艺，在灰化去除材料为光刻胶的所述第一图形化层240之后，等离子体处理会在衬底的表面残留大量有机物，这要求必须通过强的氧化溶剂进行清除。所述湿法工艺中通过含有h2so4的水溶液来清除等离子导致的有机物或聚合物残留，确保衬底表面的洁净度，避免产生工艺缺陷。
请参考图15，在去除所述第一图形化层240(如图13所示)之后，去除所述第二开口221底部的第一栅氧层203(如图14所示)和所述第一开口211内的第二保护层206(如图14所示)，暴露出所述第一开口211底部的第一保护层204。
去除所述第二开口221底部的第一栅氧层203和所述第一开口211内的第二保护层206的工艺为湿法刻蚀工艺或各向同性的干法刻工艺中的一种或两种组合。
所述第一栅氧层203和所述第二保护层206的材料均为氧化硅，且位于所述第一栅氧层203之下为核心区220鳍部201，位于所述第二保护层206之下为外围区210的所述第一保护层204。干法刻蚀工艺中的等离子体的轰击，很容易对所述第一栅氧层203之下的核心区220鳍部201造成损伤，因此，优选用湿法刻蚀工艺用于去除第一栅氧层203和所述第二保护层206。
在本实施例中，去除第一栅氧层203和所述第二保护层206的工艺为湿法刻蚀工艺，参数包括：氢氟酸与水的质量百分比为1:500～1:2000，刻蚀时间5秒～1000秒，过刻量50％～300％。
请参考图16，在去除所述第二开口221底部的第一栅氧层203(如图14所示)和所述第一开口211内的第二保护层206(如图14所示)之后，在所述第二开口221底部形成第二栅氧层207。
所述第二栅氧层207用作核心区220形成的半导体器件的栅氧层。所述第二栅氧层207的材料为氧化硅；所述第二栅氧层207的形成工艺为热氧化工艺或湿法氧化工艺。
所述第二栅氧层207的厚度为8埃～15埃。在本实施例中，所述第二栅氧层207的形成工艺为热氧化工艺。所述热氧化工艺的参数包括：时间100秒～1000秒，压强为50mtorr～～300torr，氧气与氮气的气体流量比为1/20～1/5。
请参考图17，在所述外围区210的第一保护层204表面形成填充所述第一开口211的第一栅极结构；在所述核心区220的第二栅氧层207表面形成填充所述第二开口221的第二栅极结构。
所述第一栅极结构包括位于所述第一保护层204上的第一栅介质层212，所述第一栅介质层212覆盖所述外围区210的介质结构230的顶部表面和所述第一开口211的侧壁和底部表面；所述第二栅极结构包括位于所述第二栅氧层207上的第二栅介质层222，所述第二栅介质层222覆盖所述核心区220的介质结构230的顶部表面和所述第二开口221的侧壁和底部表面。
所述第一栅介质层212和所述第二栅介质层222的材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
所述第一栅介质层212和所述第二栅介质层222的形成步骤为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺的一种或多种组合。
在一实施例中，第一栅极结构还包括位于第一栅介质层212表面的第一功函数层，第二栅极结构还包括位于第二栅介质层222表面的第二功函数层。具体的，在形成所述第一栅介质层212和所述第二栅介质层222之后，在所述第一栅介质层212表面形成第一功函数层，在所述第二栅介质层222表面形成第二功函数层。形成所述第一功函数层和第二功函数层的工艺步骤包括：在所述第一栅介质层212和所述第二栅介质层222的表面形成功函数膜，且所述功函数膜覆盖所述介质结构230的顶部表面；平坦化所述功函数膜，直至暴露出所述介质结构230的表面为止，形成第一功函数层和第二功函数层。在第一功函数层的材料和第二功函数层的材料能够相同或不同。
综上，本实施例中，在去除所述核心区的第二保护层和第一保护层之后，此时衬底表面暴露出核心区的第一栅氧层和所述外围区的第二保护层，由于所述第一栅氧层和第二保护层的材料均为氧化硅，因此在去除外围区的第二保护层的同时，可将所述核心区的第一栅氧层去除，降低了核心区鳍部暴露在刻蚀环境中的风险，从而高半导体器件的沟道区质量，减少漏电流，提高半导体器件的性能和可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。