本发明涉及一种新型沟槽栅igbt结构，具体涉及一种沟槽型绝缘栅双极型晶体管(igbt)。
背景技术：
绝缘栅双极型晶体管(insulatedgatebipolartransistor，igbt)是目前最具代表性的电力电子器件。igbt同时集成了功率mos器件的电压控制开关、工作频率高与驱动控制电路简单的优点和双极晶体管双极导电的优点。自igbt技术诞生以来，经过30多年的发展，igbt技术经历了四代变更，依次为第一代平面栅穿通型、第二代平面栅非穿通型、第三代沟槽栅场截止型和第四代载流子存储沟槽栅双极晶体管。
传统沟槽栅igbt的短路耐量较低，其原因是trench结构增大了沟道密度，从而饱和电流密度也相应增加。若要提高沟槽栅igbt的短路耐量，则需要适当降低沟道密度。但是，如果靠仅仅增大trench的间距来减小沟道密度，就会使器件的使耐压降低。为了在击穿电压不受太大影响的前提下使沟道密度降低，提出了dummy结构。trench两侧只有其中一部分起导电沟道作用，其余的只用于维持耐压。dummy结构增加了pin区域的相对面积，增加了载流子的积累，故进一步降低了导通压降。
英飞凌公司生产的沟槽栅igbt大部分选取dummytrench结构，abb、日立等公司的沟槽栅igbt的沟槽结构均与dummytrench结构类似，针对dummytrench结构提出了各种改进结构来优化器件特性。
然而，dummytrench结构的trench底部为器件的电场集中点，如果不做任何保护，击穿会先发生在trench底部，造成不可逆损坏。另外，dummytrench结构增大了元胞尺寸，有效利用的面积减少，关断时拖尾电流较大。
技术实现要素：
为了填补和克服上述现有技术的关断时拖尾电流较大的问题，本发明提出了一种具有倒t形p型区结构的沟槽型绝缘栅双极型晶体管。
一种沟槽型绝缘栅双极型晶体管，p型区结构7的截面形状为倒t形，位于假栅沟槽结构3底部，并且倒t形两端包裹住所述沟槽结构3的底部，所述假栅沟槽结构3的截面形状为与所述p型区结构7相配合的π形。
进一步的，所述p型区结构7是高掺杂的p型半导体，掺杂浓度为1e15-1e17。
进一步的，所述高掺杂的p型半导体采用的材料为硼。
进一步的，所述p型区结构7位于绝缘栅双极型晶体管的n-漂移区1内。
进一步的，所述绝缘栅双极型晶体管的p+集电极6为电场终止结构、透明阳极结构或阳极短路结构。
进一步的，所述绝缘栅双极型晶体管的半导体材料采用硅、碳化硅、砷化镓或氮化镓。
进一步的，所述沟槽型绝缘栅双极型晶体管还包括：位于所述沟槽型绝缘栅双极型晶体管顶端的正面金属5。
进一步的，所述沟槽型绝缘栅双极型晶体管还包括：位于所述沟槽型绝缘栅双极型晶体管底端的背面p+集电极6。
进一步的，所述沟槽型绝缘栅双极型晶体管还包括：位于假栅沟槽结构3两侧的p阱区2。
进一步的，所述沟槽型绝缘栅双极型晶体管还包括：分别与p阱区2、假栅沟槽结构3和正面金属5相邻的n+源极4。
与最接近的现有技术比，本发明提供的技术方案具有以下优异效果：
1、本发明提供的技术方案中倒t形p岛延伸至trench底部，可以为漂移区提供空穴载流子，从而增大p-well下方的空穴载流子浓度，增强电导调制效应，降低导通电阻，且距离p-well较近，关断时多余的空穴载流子可以迅速被扫出，关断电流较小。
2、本发明提供的技术方案优化trench周围电场分布，降低trench底部电场，使trench免于最先击穿。
3、本发明提供的技术方案中倒t型p岛为一体，充满整个dummytrench底部，可以平衡电场，保证器件耐压。
附图说明
图1为具有倒t形p岛的igbt结构示意图；
其中，1为n-漂移区，2为p阱(p-well)区，3为假栅沟槽(dummytrench)结构，4为n+源极，5为正面金属，6为背面p+集电极，7为p型区结构。
具体实施方式
下面结合附图对本发明做进一步详细说明。为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提出了一种具有倒t形p型区结构的沟槽型绝缘栅双极型晶体管，可以优化trench周围的电场分布，在降低trench底部电场的同时提供空穴载流子，进一步降低导通压降，而又因为p岛的边缘在trench底部，与发射极较近，在关断时剩余空穴载流子可以迅速被扫出，拖尾电流较小。
本发明的结构以普通nptigbt为例，如图1所示，也适用于其他类型igbt，如pt型和fs型igbt。本发明适用于具有trench结构的igbt、vd-mos等功率半导体器件。
p型区结构7的截面形状为倒t形，位于假栅沟槽结构3底部，并且倒t形两端包裹住所述沟槽结构3的底部，所述假栅沟槽结构3的截面形状为与所述p型区结构7相配合的π形。
所述p型区结构7是高掺杂的p型半导体，掺杂浓度为1e15-1e17，高掺杂的p型半导体采用的材料为硼等p型半导体材料。
所述p型区结构7位于绝缘栅双极型晶体管的n-漂移区1内。
所述绝缘栅双极型晶体管的p+集电极6为电场终止结构、透明阳极结构或阳极短路结构。
所述绝缘栅双极型晶体管的半导体材料采用硅、碳化硅、砷化镓或氮化镓。
所述沟槽型绝缘栅双极型晶体管还包括：位于所述沟槽型绝缘栅双极型晶体管顶端的正面金属5、位于所述沟槽型绝缘栅双极型晶体管底端的背面p+集电极6和位于假栅沟槽结构3两侧的p阱区2，以及分别与p阱区2、假栅沟槽结构3和正面金属5相邻的n+源极4。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。