薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板的制作方法

本申请要求于2016年7月5日在韩国知识产权局提交的第10-2016-0084909号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

本发明的示例性实施例涉及一种薄膜晶体管，更具体地，涉及一种包括该薄膜晶体管的薄膜晶体管阵列面板及其制造方法。

背景技术：

薄膜晶体管(tft)用在诸如平板显示器的各种电子装置中。例如，薄膜晶体管可以用作平板显示器中的开关元件或驱动元件。平板显示器可以是液晶显示器(lcd)、有机发光二极管(oled)显示器或电泳显示器。

薄膜晶体管可以包括栅电极、源电极、漏电极和半导体。栅电极可以连接到传输扫描信号的栅极线。源电极可以与传输施加到像素电极的信号的数据线连接。漏电极可以面对源电极。半导体可以电连接到源电极和漏电极中的每个。

半导体可以决定薄膜晶体管的特性。半导体可以包括硅(si)。可以根据结晶类型将硅划分为非晶硅和多晶硅。非晶硅可以具有相对简单的制造工艺。然而，非晶硅具有相对低的电荷迁移率，使得在制造高性能的薄膜晶体管方面存在限制。多晶硅具有相对高的电荷迁移率。然而，需要使硅结晶的工艺。因此，多晶硅的制造成本增加且工艺相对复杂。

已经开始进行对使用氧化物半导体的薄膜晶体管的研究，其中，氧化物半导体具有比非晶硅的电子迁移率相对高的电子迁移率、相对高的on/off比、比多晶硅的成本相对低的成本以及相对高的均匀性。

技术实现要素：

本发明的一个或更多个示例性实施例提供了一种薄膜晶体管。薄膜晶体管包括半导体层、绝缘层和栅电极。半导体层包括源电极、漏电极和沟道部。沟道部设置在源电极和漏电极之间。栅电极设置在沟道部上。栅电极沿与半导体层的沟道长度方向交叉的方向延伸。绝缘层包括设置在栅电极和沟道部之间的第一区域。绝缘层还包括连接到第一区域且从第一区域沿与栅电极的延伸方向相同的方向延伸的第二区域。源电极或漏电极的氢含量在比绝缘层的第二区域的氢含量大大约10％的最大氢含量与比绝缘层的第二区域的氢含量小大约10％的最小氢含量之间的范围内。

源电极和漏电极中的每个的氢含量可以大于沟道部的氢含量。源电极和漏电极中的每个的氢含量可以小于绝缘层的第二区域的氢含量。

绝缘层的第二区域的氢含量可以大于绝缘层的第一区域的氢含量。绝缘层的第二区域的氢含量可以小于源电极或漏电极的氢含量。

绝缘层和栅电极的延伸长度可以小于半导体层的延伸长度。

栅电极的第一端可以与绝缘层的第一区域接触。栅极线可以连接到栅电极的第二端。

沟道部可以包围源电极或漏电极。

沟道部可以具有圆形形状或四边形形状。

本发明的一个或更多个示例性实施例提供了一种薄膜晶体管阵列面板。薄膜晶体管阵列面板包括绝缘基底、半导体层、栅电极和绝缘层。半导体层设置在绝缘基底上。半导体层包括源电极、漏电极和沟道部。沟道部设置在源电极和漏电极之间。栅电极设置在沟道部上。栅电极沿与半导体层的沟道长度方向交叉的方向延伸。绝缘层包括设置在栅电极和沟道部之间的第一区域。绝缘层还包括连接到第一区域且从第一区域沿与栅电极的延伸方向相同的方向延伸的第二区域。源电极或漏电极与绝缘层的第二区域的氢含量偏差小于大约10％。

源电极和漏电极中的每个的氢含量可以大于沟道部的氢含量。源电极和漏电极中的每个的氢含量可以小于绝缘层的第二区域的氢含量。

绝缘层的第二区域的氢含量可以大于绝缘层的第一区域的氢含量。绝缘层的第二区域的氢含量可以小于源电极和漏电极中的每个的氢含量。

绝缘层和栅电极的延伸长度可以小于半导体层的延伸长度。

栅电极的第一端可以与绝缘层的第一区域接触。栅极线可以连接到栅电极的第二端。

沟道部可以包围源电极或漏电极。缓冲层可以设置在绝缘基底和半导体层之间。

本发明的一个或更多个示例性实施例提供了一种制造薄膜晶体管阵列面板的方法。所述方法包括形成包括氧化物半导体材料的半导体图案。在半导体图案的沟道部上形成绝缘层。在绝缘层上形成栅电极。在半导体图案中的沟道部的相对侧上形成源电极和漏电极。绝缘层包括设置在栅电极和沟道部之间的第一区域。绝缘层还包括连接到第一区域且从第一区域沿与栅电极的延伸方向相同的方向延伸的第二区域。栅电极沿与半导体图案的沟道长度方向交叉的方向延伸。源电极或漏电极的氢含量在比绝缘层的第二区域的氢含量大大约10％的最大氢含量与比绝缘层的第二区域的氢含量小大约10％的最小氢含量之间的范围内。

形成绝缘层的步骤可以包括调整绝缘层的沉积时间、沉积温度和沉积施加电源中的至少一种，使得源电极或漏电极的氢含量在最大氢含量和最小氢含量之间的范围内。

所述方法还可以包括形成覆盖半导体图案、绝缘层和栅电极中的每个的钝化层。在绝缘层上形成栅电极的步骤中，栅电极的延伸长度可以形成为比半导体图案的延伸长度小。栅电极的一端可以以面对沟道部的形状与绝缘层的第一区域接触。所述方法还可以包括形成与栅电极的另一端连接的栅极线。

在绝缘层上形成栅电极的步骤中，栅电极可以在包围源电极或漏电极的沟道部上形成为与沟道部对应的形状。

附图说明

因为通过参照以下结合附图考虑时的详细描述，本公开的更完整的理解及其许多附带方面变得更好理解，所以将容易获得对本公开的更完整的理解及其许多附带方面，其中：

图1是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图；

图2是根据本发明的示例性实施例的沿图1的线ii-ii截取的剖视图；

图3是根据本发明的示例性实施例的沿图1的线iii-iii截取的剖视图；

图4是根据本发明的示例性实施例的图1的剖面a-b的氢含量分布表；

图5是根据本发明的示例性实施例的图1的剖面c-d的氢含量分布表；

图6至图9是示出根据本发明的示例性实施例的制造图1的薄膜晶体管阵列面板的方法的图；

图10是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图；

图11是根据本发明的示例性实施例的沿图10的线xi-xi截取的剖视图；以及

图12是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图。

具体实施方式

在下文中将参照附图更充分地描述本发明的一个或更多个示例性实施例，附图中示出了本发明的示例性实施例。如本领域的技术人员将意识到的，在全部不脱离本发明的精神或范围的情况下，可以以各种不同的方式对描述的示例性实施例进行修改。

为了阐明本发明的示例性实施例，可以省略与描述不相关的部件。可以始终由相同的附图标记来指示相同的元件或等同物。

为了更好地理解和易于描述，示出了附图中示出的每个元件的大小和厚度，本发明的示例性实施例不限于此。在附图中，为了清楚起见，会夸大层、膜、面板、区域等的厚度。

此外，在本说明书中，短语“在平面图中”指当从上方看物体部分时。短语“在剖面中”指当从侧面看通过竖直地切割物体部分而截取的剖面时。

将参照附图描述根据本发明的示例性实施例的薄膜晶体管、包括该薄膜晶体管的薄膜晶体管阵列面板及其制造方法。

图1是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图。图2是根据本发明的示例性实施例的沿图1的线ii-ii截取的剖视图。图3是根据本发明的示例性实施例的沿图1的线iii-iii截取的剖视图。

参照图1至图3，缓冲层121和122可以设置在绝缘基底110上。绝缘基底110可以包括玻璃或塑料。

缓冲层121和122可以包括绝缘材料，例如，氧化硅(siox)、氧化铝(al2o3)、氧化铪(hfo3)、氧化钇(y2o3)或氮化硅(sinx)。缓冲层121和122可以减少或防止来自绝缘基底110的杂质流入随后将要层叠的半导体。因此，缓冲层121和122可以保护半导体。缓冲层121和122也可以改善半导体的界面特性。缓冲层121和122的厚底可以为大约至大约然而，本发明的示例性实施例不限于此。

缓冲层121和122可以包括第一缓冲层121。缓冲层121和122也可以包括第二缓冲层122。第二缓冲层122可以设置在第一缓冲层121上。第一缓冲层121可以包括氮化硅(sinx)。第二缓冲层122可以包括氧化硅(siox)。

半导体层130可以设置在第二缓冲层122上。

半导体层130可以包括氧化物半导体材料。氧化物半导体材料可以是金属氧化物半导体。金属氧化物半导体可以包括锌(zn)、铟(in)、镓(ga)、锡(sn)和钛(ti)的氧化物。可选择的是，金属氧化物半导体可以包括锌(zn)、铟(in)、镓(ga)、锡(sn)、钛(ti)或它们的氧化物的组合。例如，氧化物半导体材料可以包括氧化锌(zno)、氧化锌锡(zto)、氧化铟锌(zio)、氧化铟(ino)、氧化钛(tio)、氧化铟镓锌(igzo)、氧化铟锌锡(izto)或它们的任意组合。

半导体层130可以包括沟道部134、源电极133和漏电极135。沟道部134可以设置在源电极133和漏电极135之间。

源电极133和漏电极135均可以包括与具有导电性且形成半导体层130的半导体材料基本相同的材料。半导体材料可以是例如还原性半导体材料。

绝缘层142可以设置在半导体层130的沟道部134上。绝缘层142可以覆盖沟道部134。绝缘层142基本不会与源电极133或漏电极135叠置。

绝缘层142可以具有单层结构。可选择的，绝缘层142可以具有多层结构。

当绝缘层142具有单层结构时，绝缘层142可以包括绝缘氧化物。绝缘氧化物可以包括氧化硅(siox)、氧化铝(al2o3)、氧化铪(hfo3)或氧化钇(y2o3)。绝缘层142可以提高沟道部134的界面特性。绝缘层142可以减少或防止杂质渗入到沟道部134中。

当绝缘层142具有多层结构时，下层可以包括绝缘氧化物。绝缘氧化物可以包括氧化硅(siox)、氧化铝(al2o3)、氧化铪(hfo3)或氧化钇(y2o3)。因此，可以相对地提高沟道部134的界面特性。另外，可以减少或防止杂质渗入到沟道部134中。上层可以设置在下层上。上层可以包括诸如氮化硅(sinx)或氧化硅(siox)的各种绝缘材料。例如，绝缘层142可以包括具有氧化铝(al2o3)的下层和具有氧化硅(siox)的上层。在这种情况下，下层的厚度可以为大约或更小，上层的厚度可以为大约至大约然而，本发明的示例性实施例不限于此。

根据另一示例性实施例，绝缘层142可以包括具有氧化硅(siox)的下层和具有氮化硅(sinx)的上层。在这种情况下，下层的厚度可以为大约上层的厚度可以为大约然而，本发明的示例性实施例不限于此。

绝缘层142的厚度可以为大约至大约然而，本发明的示例性实施例不限于此。绝缘层142的整个厚度可以以各种方式改变，以提高薄膜晶体管的特性。

栅电极154可以设置在绝缘层142上。栅电极154的边缘边界可以位于绝缘层142的边缘边界内部。

栅电极154可以包括例如铝(al)、银(ag)、铜(cu)、钼(mo)、铬(cr)、钽(ta)、钛(ti)或它们的合金的金属。栅电极154可以具有单层结构。可选择的，栅电极154可以具有多层结构。作为多层结构的示例，可以是三层—下层、上层和第三层。下层可以包括钛(ti)、钽(ta)、钼(mo)或ito。上层可以包括铜(cu)。第三层可以包括钼(mo)-铝(al)-钼(mo)。然而，栅电极154可以由各种金属或导体制成，而不限于此。

栅电极154、源电极133和漏电极135可以与沟道部134一起形成薄膜晶体管(tft)q。薄膜晶体管的沟道可以形成在半导体层130的沟道部134中。

栅电极154可以在第二方向d2上延伸并可以形成在第二方向d2上。第二方向d2可以与第一方向d1交叉。第二方向d2可以是与半导体层130的延伸方向(例如，半导体层130的沟道长度方向)交叉的方向。

与栅电极154类似，设置在栅电极154下面的绝缘层142可以在第二方向d2上延伸并可以形成在第二方向d2上。

绝缘层142可以包括第一区域142a和第二区域142b。第一区域142a可以设置在沟道部134上。第二区域142b可以从第一区域142a沿与栅电极154的延伸方向(例如，第二方向d2)基本相同的方向延伸。

如果绝缘层142的第二区域142b的氢含量与源电极133或漏电极135的氢含量之间的偏差增加，则会在下面详细讨论的以下工艺中执行的热处理工艺中不均匀地产生从源电极133和/或漏电极135到沟道部134的氢离子扩散。由于氢离子影响氧化物半导体内部的载流子浓度，所以当氢离子扩散不均匀时，半导体特性会劣化。

因此，由于薄膜晶体管q使绝缘层142的氢含量与源电极133或漏电极135的氢含量之间的偏差最小化，可以减小或消除由于氢离子的不均匀扩散而可能产生的半导体特性的劣化。

根据本发明的示例性实施例，绝缘层142可以具有与栅电极154一起延伸的形状。然而，绝缘层142可以被构造为岛状绝缘层。

下面将更详细地描述半导体层130和绝缘层142的氢含量构成。

图4是根据本发明的示例性实施例的图1的剖面a-b的氢含量分布表。图5是根据本发明的示例性实施例的图1的剖面c-d的氢含量分布表。

图4和图5示出根据本发明的示例性实施例薄膜晶体管q的半导体层130和绝缘层142中的每个的氢含量分布。

参照图4，半导体层130的源电极133和漏电极135中的每个中的氢含量可以为第一氢含量w1。沟道部134的氢含量可以为第二氢含量w2。第二氢含量w2可以在沟道部134与源电极133和漏电极135中的每个连接的位置处从第一氢含量w1逐渐降低。第二氢含量w2可以在沟道部134的中心处是最低的。

氢含量可以是质量百分比参考浓度。

参照图5，绝缘层142可以包括一对第二区域142b。这对第二区域142b可以设置为在这对第二区域142b之间设置有第一区域142a。第二区域142b的氢含量可以为第三氢含量w3。第一区域142a的氢含量可以为第四氢含量w4。第四氢含量w4可以从第三氢含量w3逐渐降低。第四氢含量w4可以在第一区域142a的中心处是最低的。

作为源电极133和漏电极135中每个的氢含量的第一氢含量w1与作为第二区域142b的氢含量的第三氢含量w3之间的偏差大约为10％或更低。

比第二区域142b的氢含量大大约10％的氢含量值可以被称为最大氢含量。比第二区域142b的氢含量小大约10％的氢含量值可以被称为最小氢含量。源电极133和漏电极135之间的氢含量可以在最大氢含量和最小氢含量之间的范围内。源电极133和漏电极135中的每个的氢含量可以基本等于第二区域142b的氢含量。源电极133和漏电极135中的每个的氢含量可以基本等于第二区域142b的氢含量或比第二区域142b的氢含量小小于大约10％的范围。

因此，在薄膜晶体管q的热处理工艺之中的在从源电极133和漏电极135中的每个到沟道部134形成氢离子的扩散的工艺中，接触沟道部134的源电极133和漏电极135与绝缘层142的第二区域142b之间的氢离子偏差可以形成在大约10％内。因此，到沟道部134中的氢离子扩散可以是基本均匀的。

源电极133和漏电极135中的每个的氢含量w1可以比作为第二区142b的氢含量的第三氢含量w3大小于大约10％的范围。第二区域142b的氢含量w3可以大于第一区域142a的氢含量w4。第二区域142b的氢含量w3可以小于源电极133和漏电极135中的每个的氢含量w1。

相反，源电极133和漏电极135中的每个的氢含量w1可以比作为第二区142b的氢含量的第三氢含量w3小小于大约10％的范围。源电极133和漏电极135中的每个的氢含量w1可以大于沟道部134的氢含量w2。源电极133和漏电极135中的每个的氢含量w1可以小于第二区域142b的氢含量w3。

参照图2和图3，钝化层160可以设置在栅电极154、源电极133、漏电极135以及缓冲层121和122上。钝化层160可以包括无机绝缘材料或有机绝缘材料。有机绝缘材料可以包括氮化硅或氧化硅。钝化层160可以包括第一接触孔和第二接触孔。第一接触孔可以暴露源电极133。第二接触孔可以暴露漏电极135。

将参照图6至图9更详细地描述根据本发明的示例性实施例的制造图1中示出的薄膜晶体管阵列面板的方法。

图6至图9是顺序地示出根据本发明的示例性实施例的制造图1的薄膜晶体管阵列面板的方法的剖视图。

参照图6，可以在绝缘基底110上设置第一缓冲层121和第二缓冲层122。绝缘基底110可以包括玻璃或塑料。

第一缓冲层121可以包括氮化硅(sinx)。第二缓冲层122可以包括氧化硅(siox)。

可以在第二缓冲层122上设置半导体层130。半导体层130可以包括诸如氧化锌(zno)、氧化锌锡(zto)、氧化铟锌(zio)、氧化铟(ino)、氧化钛(tio)、氧化铟镓锌(igzo)或氧化铟锌锡(izto)的氧化物半导体材料。

可以在半导体层130上涂覆感光膜并对感光膜进行曝光。感光膜可以形成第一感光膜图案51。

可以通过使用第一感光膜图案51作为掩模来对半导体层130进行蚀刻，以形成半导体图案132。也可以利用半导体图案132对第二缓冲层122进行蚀刻。

参照图7，可以在半导体图案132、缓冲层121和缓冲层122上形成绝缘材料层140。绝缘材料层140可以具有单层结构。单层结构可以包括诸如氧化硅(siox)的绝缘氧化物。可选择的，绝缘材料层140可以具有多层结构。多层结构可以包括具有诸如氧化硅(siox)的绝缘氧化物的下层和具有绝缘材料的上层。绝缘材料层140的厚度可以为大约至大约然而，本发明的示例性实施例不限于此。

可以在绝缘材料层140上沉积诸如金属的导电材料例如以形成栅极层150。可以在栅极层150上涂覆感光膜并对感光膜进行曝光，例如以形成第二感光膜图案52。第二感光膜图案52可以与半导体图案132的一部分叠置。

参照图8，可以通过使用第二感光膜图案52作为掩模来对栅极层150进行蚀刻以形成栅电极154。可以使用湿蚀刻方法。可以控制蚀刻程度，以使栅电极154的边缘边界位于第二感光膜图案52的边缘边界内部。

栅电极154可以形成为横穿半导体图案132的中心部分。半导体图案132的两个部分可以位于栅电极154和半导体图案132的叠置部分的两侧处，以不被栅电极154覆盖。

参照图9，可以通过使用第二感光膜图案52作为掩模对绝缘材料层140进行图案化以形成绝缘层142。可以使用干蚀刻方法。绝缘层142的边缘边界可以形成在栅电极154的边缘边界外部。可以控制蚀刻气体和蚀刻时间以省略对缓冲层121的蚀刻。

半导体图案132的没有被绝缘层142覆盖的两个部分可以位于绝缘层142和半导体图案132的叠置部分的两侧处。

可以去除第二感光膜图案52。在去除第二感光膜图案52之前，可以执行使用氧气的灰化工艺。

可以将半导体图案132的暴露部分处理为具有导电性以形成导电的源电极133和导电的漏电极135中的每个。与栅电极154叠置的半导体图案132可以变为沟道部134。例如，导电性处理可以是还原处理。

对暴露的半导体图案132的还原处理可以使用还原气氛下的热处理方法。可选择的，暴露的半导体图案132的还原处理可以使用利用气体等离子体的等离子体处理，气体等离子体诸如为氢气(h2)、氦气(he)、磷化氢(ph3)、氨气(nh3)、硅烷(sih4)、甲烷(ch4)、乙炔(c2h2)、乙硼烷(b2h6)、二氧化碳(co2)、锗烷(geh4)、硒化氢(h2se)、硫化氢(h2s)、氩气(ar)、氮气(n2)、一氧化二氮(n2o)或氟基气体(如f2、nf3、cf4、sf6或chf3)。

可以对构成经受还原处理的暴露的半导体图案132的半导体材料的至少一部分进行还原，使得金属键保留。因此，被还原的半导体图案132可以具有导电性，从而形成源电极133和漏电极135中的每个。

可以在栅电极154、源电极133、漏电极135和第一缓冲层121上形成钝化层160。

在形成绝缘层142的工艺中，通过调整绝缘层142的沉积时间、沉积温度和沉积施加电源之中的至少一种，绝缘层142的第二区域142b中的每个与源电极133或漏电极135的氢含量偏差可以小于大约10％。

此外，在形成覆盖栅电极154、源电极133、漏电极135和第一缓冲层121的钝化层160的工艺中，通过调整钝化层160的沉积时间、沉积温度和沉积施加电源之中的至少一种，绝缘层142的第二区域142b中的每个与源电极133或漏电极135的氢含量偏差可以小于大约10％。

根据本发明的示例性实施例，通过使绝缘层142的氢含量与源电极133和漏电极135中的每个的氢含量之间的偏差最小化，可以减小或消除由于氢离子的不均匀扩散造成的半导体特性的劣化。

图10是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图。图11是根据本发明的示例性实施例的沿图10的线xi-xi截取的剖视图。

图10和图11中示出的本发明的示例性实施例与图1至图9的薄膜晶体管的构造基本相似。因此，可以省略冗余描述。下面将参照图10和图11更详细地描述具有不同构造的栅电极和绝缘层。

参照图10和图11，薄膜晶体管阵列面板可以包括绝缘基底210、第一缓冲层221、第二缓冲层222、半导体层230、绝缘层242、栅电极254、钝化层260和栅极线gl。

薄膜晶体管q的绝缘层242和栅电极254中的每个的在第二方向上的延伸长度可以小于半导体层230的在第一方向上的延伸长度。

绝缘层242和栅电极254中的每个的在第二方向上的长度可以小于半导体层230的源电极233、沟道部234和漏电极235的长度的总和。绝缘层242的第二区域242b的尺寸可以小于半导体层230的源电极233和漏电极235中的每个的尺寸。

栅电极254可以具有柱形状。栅电极254的一端可以具有面向沟道部234且与绝缘层242的第一区域242a接触的形状。栅电极254的另一端可以与形成在钝化层260上的栅极线gl接触。

栅电极254和绝缘层242可以分别形成为岛状电极和岛状绝缘层。

根据本发明的示例性实施例，因为使绝缘层242的第二区域242b的尺寸最小化，所以可以减小或消除氢离子的不均匀扩散。

图12是示出根据本发明的示例性实施例的包括薄膜晶体管的薄膜晶体管阵列面板的俯视平面图。

对于除了半导体层、栅电极和绝缘层之外的元件，图12中示出的本发明的示例性实施例与图1至图9的薄膜晶体管的构造基本相同。

参照图12，薄膜晶体管阵列面板可以包括均形成在半导体层330中的源电极333、沟道部334和漏电极335。

沟道部334可以具有包围源电极333的形状。例如，沟道部334可以具有在平面图中内部开口的圆形形状或四边形形状。此外，沟道部334可以是圆形柱或四边形柱。

漏电极335可以设置在沟道部334的外侧上。绝缘层342和栅电极354均可以形成在沟道部334上。

具有与沟道部334对应的形状的绝缘层342和栅电极354可以由在平面上的图中内部开口的圆形形状或四边形形状形成。

栅电极354可以通过穿过覆盖栅电极154、源电极133和漏电极135中的每个的钝化层的第一接触孔371连接到栅极线gl。

与栅电极354类似，源电极333和漏电极335可以分别通过穿过钝化层的第二接触孔372和第三接触孔373连接到源极线sl和漏极线dl。

根据本发明的示例性实施例，沟道部334可以形成为包围源电极333的形状；然而，沟道部334可以包围漏电极335，并且源电极333可以设置在沟道部334的外部上。

虽然这里已经描述了本发明的示例性实施例，但是将理解的是，本发明不限于所公开的示例性实施例，而是相反，本发明意在覆盖包括在本发明的精神和范围内的各种修改和等价布置。