本专利申请要求于2016年10月14日在韩国知识产权局提交的第10-2016-0133448号韩国专利申请的权益，所述韩国专利申请的全部内容通过引用包含于此。
本发明构思涉及一种存储器装置。
背景技术：
电子装置已经逐渐变小，然而仍然要求处理大量的数据。因此，在这种电子装置中使用的半导体存储器装置的集成程度也已经提高。为了提供半导体存储器装置中提高的集成度，已经用垂直晶体管结构，而不是平面晶体管结构来设置一些半导体存储器装置。
技术实现要素：
本发明构思的实施例可以提供能够在提高集成度的同时确保改善的可靠性的存储器装置。
根据本发明构思的实施例的一方面，一种存储器装置可以包括：栅极结构，包括在基底上交替地堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在栅电极层的各个下部上，分别从绝缘层延伸；以及多个接触件，分别连接到在蚀刻停止层的上部上方的栅电极层。蚀刻停止层中的各个蚀刻停止层可以包括在其中的气隙。
根据本发明构思的实施例的一方面，一种存储器装置可以包括：多个栅电极层，具有与多个接触件中的各个接触件连接的焊盘区；以及多个栅极隔离层，与栅电极层交替地堆叠，并且包括分别由不同材料形成的第一区和第二区。栅极隔离层中的各个栅极隔离层的第二区可以在栅电极层中的相应的栅电极层的焊盘区的下部上，并且可以包括由不同材料形成的多个层。
根据本发明构思的实施例的一方面，存储器装置可以包括：基底；栅电极层，位于基底上并且在与基底的上表面基本平行的第一方向上延伸；接触件，位于栅电极层上并且在与第一方向交叉的第二方向上延伸；绝缘层，与栅电极层相邻并且位于栅电极层和基底之间；蚀刻停止层，与绝缘层相邻并且位于接触件和基底之间。接触件可以贯穿到栅电极层的至少一部分中。蚀刻停止层可以包括上段和下段，其中，上段与栅电极层相邻，下段在第二方向上与上段分开。
附图说明
通过下面结合附图时的详细描述，本发明构思的上述和其它方面、特征和优点将变得更清楚地理解，在附图中：
图1示出根据本发明构思的示例实施例的存储器装置的示意性框图；
图2示出根据本发明构思的示例实施例的存储器装置的存储器单元阵列的等效电路图；
图3示出根据本发明构思的示例实施例的存储器装置的示意性平面图；
图4示出图3的沿线i-i'截取的剖视图；
图5示出图4中所示的区域a的放大图；
图6至图10是示出图4中所示的区域b的各种示例的放大图；
图11至图24示出根据本发明构思的示例实施例的制造存储器装置的方法；以及
图25示出包括根据本发明构思的示例实施例的存储器装置的电子装置的框图。
具体实施方式
参照图1，根据本发明构思的示例实施例的存储器装置1可以包括存储器单元阵列2、行解码器3和核心逻辑电路6。核心逻辑电路6可以包括读/写电路4和控制电路5。
存储器单元阵列2可以包括布置在多个行和多个列中的多个存储器单元。存储器单元阵列2中包括的存储器单元可以通过字线wl、共源极线csl、串选择线ssl和/或地选择线gsl连接到行解码器3，并且可以通过位线bl连接到读/写电路4。在示例实施例中，布置在单个行中的多个存储器单元可以连接到单条字线wl，布置在单个列中的多个存储器单元可以连接到单条位线bl。
存储器单元阵列2中包括的存储器单元可以被划分为多个存储器块。每个存储器块可以包括多条字线wl、多条串选择线ssl、多条地选择线gsl、多条位线bl和/或至少一条共源极线csl。
行解码器3可以从外部源接收地址addr信息，并且可以对接收到的addr信息进行解码以确定供应到与存储器单元阵列2连接的字线wl、共源极线csl、串选择线ssl和/或地选择线gsl中的至少一部分的电压电平。
读/写电路4可以根据从控制电路5接收到的指令来选择与存储器单元阵列2连接的位线bl中的至少一部分位线。读/写电路4可以读取存储在与位线bl中的被选择的所述至少一部分位线连接的存储器单元中的数据，或者可以将数据写入到与位线bl中的被选择的所述至少一部分位线连接的存储器单元。读/写电路4可以包括诸如以页缓冲器、输入/输出(i/o)缓冲器和/或数据锁存器为例的电路以执行上述操作。
控制电路5可以响应于从外部源传输的控制信号ctrl来控制行解码器3和读/写电路4的操作。在从存储器单元阵列2读取数据的情况下，控制电路5可以控制行解码器3的操作以将用于数据读取操作的电压供应到存储有将要被读取数据的字线wl。当用于数据读取操作的电压供应到某一条字线wl时，控制电路5可以控制读/写电路4以读取存储在与该条字线wl连接的存储器单元中的数据。
同时，当将数据写入到存储器单元阵列2时，控制电路5可以控制行解码器3以将用于数据写入操作的电压供应到将要写入数据的字线wl。当用于数据写入操作的电压供应到某一条字线wl时，控制电路5可以控制读/写电路4以将数据写入到与被供应了用于数据写入操作的电压的字线wl连接的存储器单元。
图2是根据本发明构思的示例实施例的存储器装置的存储器单元阵列的等效电路图。根据示例实施例的存储器装置可以是垂直nand闪存元件。
参照图2，存储器单元阵列2可以包括：多个存储器单元串s，每个存储器单元串s包括彼此串联连接的n个存储器单元mc1至mcn；以及连接到所述串联的n个存储器单元mc1至mcn的两端的地选择晶体管gst和串选择晶体管sst。彼此串联连接的这n个存储器单元mc1至mcn可以分别连接到用于选择存储器单元mc1至mcn的n条字线wl1至wln。在一些实施例中，还可以在地选择晶体管gst与第一存储器单元mc1之间和/或串选择晶体管sst与第n存储器单元mcn之间设置虚设单元。
地选择晶体管gst的栅极端子可以连接到地选择线gsl，地选择晶体管gst的源极端子可以连接到共源极线csl。同时，串选择晶体管sst的栅极端子可以连接到串选择线ssl，串选择晶体管sst的源极端子可以连接到存储器单元mcn的漏极端子。图2示出了如下结构：单个地选择晶体管gst和单个串选择晶体管sst可以连接到彼此串联连接的n个存储器单元mc1至mcn。在一些实施例中，多个地选择晶体管gst和多个串选择晶体管sst也可以连接到n个存储器单元mc1至mcn。
串选择晶体管sst的漏极端子可以连接到多条位线bl1至blm。当信号通过串选择线ssl施加到串选择晶体管sst的栅极端子时，通过位线bl1至bln施加的信号可以被传输到彼此串联连接的n个存储器单元mc1至mcn，因此可以执行数据读/写操作。此外，可以通过将具有特定电平的擦除电压经由形成在基底中的阱区施加到n个存储器单元mc1至mcn来执行对存储在n个存储器单元mc1至mcn中的数据进行擦除的数据擦除操作。
参照图2，根据本发明构思的示例实施例的存储器装置可以包括至少一个虚设串ds。所述至少一个虚设串ds可以包括与位线bl1至blm电隔离的虚设沟道。
图3示出根据本发明构思的示例实施例的存储器装置的示意平面图。
参照图3，根据示例实施例的存储器装置100可以包括单元区cr和与单元区cr相邻的外围电路区pr。在一些实施例中，存储器装置100可以是图1中示出的存储器装置1的实施例或者实施例的一部分。单元区cr可以包括如下栅极结构：多个栅电极层和多个栅极隔离层交替地堆叠在基底101的上表面上，多个沟道结构ch和dch在与基底101的上表面垂直的方向上延伸以穿过栅极结构，多个第一接触件181至第八接触件188(由接触件180共同地表示)连接到栅电极层。外围电路区pr可以包括形成在基底101上的外围电路器件190。外围电路器件190可以是平面晶体管，并且可以包括有源区191和平面栅电极192。
在图3中示出的示例实施例中，基底101的上表面可以设置在x-y平面上，沟道结构ch和dch与接触件180可以在与基底101的上表面垂直的方向(例如，图3中的z轴方向)上延伸。连接到接触件180的栅电极层可以在基底101的设置在x-y平面上的上表面上沿z轴方向与栅极隔离层交替地堆叠。在一些实施例中，层间绝缘层170可以位于栅电极层上。
沟道结构ch和dch可以包括多个沟道结构ch和多个虚设沟道结构dch。沟道结构ch和虚设沟道结构dch可以具有基本相同的内部结构或者不同的内部结构。与沟道结构ch不同，虚设沟道结构dch不需要连接到其上的位线，因此，在虚设沟道结构dch中，不会执行数据记录操作或数据擦除操作。虚设沟道结构dch可以设置为与每个栅电极层的边缘相邻以支撑栅电极层，使得栅电极层在工艺过程中不会塌陷或弯曲。
沟道结构ch可以在x-y平面上彼此间隔开。沟道结构ch的数目和布置可以根据示例实施例而改变，例如，如图3中示出的，沟道结构ch也可以设置为z字形形式。此外，如图3中示出的，彼此相邻且其间设置有隔离绝缘层151的沟道结构ch的布置可以是对称的，但本发明构思不限于此。
栅电极层和沟道结构ch等可以被共源极线150和设置在共源极线150的侧表面上的隔离绝缘层151划分为多个区。被共源极线150和隔离绝缘层151限定的每个区可以设置为存储器装置100的平面或块。共源极线150可以连接到沿z轴方向在共源极线150下方的源区，所述源区通过用杂质对基底101的一部分进行掺杂而形成。
栅电极层可以提供在第一方向(例如，图3中的x轴方向)上延伸以具有不同长度并且具有阶梯的焊盘区。在一些实施例中，焊盘区可以是栅电极层的在接触件下方的区域。在焊盘区中，栅电极层可以呈具有阶梯的阶梯形状，并且可以连接到接触件180(见图4)。例如，焊盘区可以设置为将接触件180连接到栅电极层的接触区ctr，单元区cr可以包括单元阵列区car和接触区ctr。
图4示出图3的沿线i-i'截取的剖视图。
参照图4，根据本发明构思的示例实施例的存储器装置100可以包括基底101、交替地堆叠在基底101的上表面上的多个第一栅电极层131至第八栅电极层138(由栅电极层130共同地表示)、多个第一绝缘层141至第八绝缘层148(由绝缘层140共同地表示)以及各自设置在栅电极层130的焊盘区的下部上的蚀刻停止层210。蚀刻停止层210可以设置在栅电极层130的使栅电极层130和接触件180彼此连接的焊盘区的下部上。蚀刻停止层210可以设置在绝缘层140的一个侧表面上以与绝缘层140一起形成栅极隔离层155，第一栅电极层131至第八栅电极层138和栅极隔离层155可以交替堆叠以形成栅极结构。如这里使用的，元件的侧表面可以是在与基底101的平面(例如，x-y平面)交叉的方向(例如，z方向)上延伸的表面。在一些实施例中，栅极隔离层155可以由绝缘层140和蚀刻停止层210形成，绝缘层140和蚀刻停止层210在相邻的栅电极层130之间位于一水平处彼此相邻。
第一栅电极层131至第八栅电极层138可以与在堆叠方向(例如，z轴方向)上与其相邻的栅极隔离层155组成一对，并且每对可以沿第一方向(例如，x轴方向)延伸成具有不同长度。参照图4，延伸成具有不同长度的对可以提供焊盘区，接触件180可以在焊盘区中连接到栅电极层130。
由诸如氧化硅的绝缘材料形成的层间绝缘层170可以设置在栅电极层130上。沟道结构ch、虚设沟道结构dch和接触件180可以穿过层间绝缘层170。
沟道结构ch可以通过栅电极层130和绝缘层140而延伸到基底101的上表面。在示例实施例中，沟道结构ch也可以穿透基底101的在沟道结构ch下方的至少一部分。沟道结构ch中的每个可以包括沟道层110、外延层111、位线垫113、填充绝缘层115和栅极绝缘层160。栅极绝缘层160可以设置在沟道层110和栅电极层130之间，并且可以包括多个层。下面将参考图5来描述沟道结构ch。
图5示出图4中所示的区域a的放大图。参照图5，沟道结构ch可以包括填充绝缘层115、设置在填充绝缘层115的外表面上的沟道层110以及栅极绝缘层160。尽管本发明构思不限于此，但沟道层110可以形成在具有圆形截面的腔体内，并且可以具有拥有中空内部的环形形状。可以用填充绝缘层115填充形成在沟道层110的中心的空间，沟道层110可以具有形成在其上的位线垫113(参见图3)。位线垫113可以连接到位线以设置为形成在单元阵列区car中的多个存储器单元装置的漏区。
沟道层110和栅电极层130可以具有设置在其间的栅极绝缘层160，栅极绝缘层160可以包括阻挡层161、电荷存储层162和隧穿层163。阻挡层161可以包围栅电极层130，并且可以根据存储器装置100的结构被设置为与沟道结构ch的电荷存储层162相邻。
例如，阻挡层161可以包括氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)和/或高k介电材料。例如，高k介电质材料可以包括氧化铝(al2o3)、氧化钽(ta2o3)、氧化钛(tio2)、氧化钇(y2o3)、氧化锆(zro2)、氧化锆硅(zrsixoy)、氧化铪(hfo2)、氧化铪硅(hfsixoy)、氧化镧(la2o3)、氧化镧铝(laalxoy)，氧化镧铪(lahfxoy)、氧化铪铝(hfalxoy)和氧化镨(pr2o3)中的一种。术语“高介电常数”可以被定义为具有如下含义：阻挡层161的介电常数高于隧穿层163或氧化硅的介电常数。
在一些实施例中，阻挡层161可以选择性地包括具有不同介电常数的多个层。在一些实施例中，所述多个层之中的具有相对较低的介电常数的层可以设置为比具有相对较高介电常数的层靠近沟道层110，使得可以控制诸如势垒高度的能隙，从而改善存储器装置100的诸如以擦除特征为例的特性。在一些实施例中，当阻挡层161具有多个层时，所述多个层中的至少一个层可以沿着电荷存储层162的外表面设置在沟道结构ch中，阻挡层161的多个层中的其它层可以部分地或完全地围绕栅电极层130。
电荷存储层162可以是电荷捕获层或导电浮栅层。当电荷存储层162是导电浮栅层时，电荷存储层162可以通过使用低压化学气相沉积(lpcvd)工艺沉积多晶硅来形成。当电荷存储层162是电荷捕获层时，电荷存储层162可以包括例如氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、氧化铪(hfo2)、氧化锆(zro2)、氧化钽(ta2o3)、氧化钛(tio2)、氧化铪铝(hfalxoy)氧化铪钽(hftaxoy)、氧化铪硅(hfsixoy)、氮化铝(alxny)和/或氮化镓铝(algaxny)中的至少一种。
隧穿层163可以包括例如氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、氧化铪(hfo2)、氧化铪硅(hfsixoy)、氧化铝(al2o3)和/或氧化锆(zro2)中的至少一种。
为了增加存储器装置100的容量，可以堆叠由栅电极层130共同表示的多个第一至第八栅电极层131至138以及栅极隔离层155。在一些实施例中，当没有适当地限制堆叠的栅电极层130和栅极隔离层155中的一个的厚度时，包括栅电极层130和栅极隔离层155的栅极结构的总厚度会过度增大。当栅极结构的总厚度增加时，会增加形成沟道结构ch和dch以及接触件180的工艺难度。
为了降低难度，当将栅电极层130和栅极隔离层155中的每个的厚度减小时，接触件180的一部分可能穿过栅电极层130而连接到其它的栅电极层130，造成短路。另外，当将栅电极层130和栅极隔离层155中的每个的厚度减小时，栅电极层130的击穿电压的电平(level)会降低。如果击穿电压的电平降低，则当通过接触件180向栅电极层130施加电压时，栅电极层130中包括的金属原子可能扩散到另一栅电极层130中，因此，栅电极层130的多个部分会彼此电连接。
在一些实施例中，蚀刻停止层210可以设置在焊盘区的使接触件180连接到栅电极层130的下部上，从而解决了上述问题。蚀刻停止层210可以具有形成在其中的气隙或至少一个填充层。在示例实施例中，蚀刻停止层210可以具有形成在其中的气隙和至少一个填充层。在下文中将参照图6至图10详细地描述蚀刻停止层210的构造。
图6至图10是示出图4中所示的区域b的各种示例的放大图。
因为图6至图10中示出的图4的区域b的各种示例可以是类似的，所以将主要详细描述图6的示例。将省略图7至图10中的与图6中相同或相似的部分。将主要描述图6至图10之间的差异。
参照图6，第七绝缘层147可以设置在栅极隔离层155的区域1中，具有气隙270的蚀刻停止层210可以设置在栅极隔离层155的区域2中。在图6示出的示例实施例中，设置在第七绝缘层147的侧表面上的区域2可以对应于可使第七接触件187与第七栅电极层137连接的焊盘区的下部。
蚀刻停止层210可以设置在栅电极层130的焊盘区的下部上，并且可以形成在绝缘层140的侧表面上。作为示例，蚀刻停止层210可以具有与第七绝缘层147的侧表面接触的侧表面以及从第七绝缘层147的侧表面延伸以与第七栅电极层137平行的上表面和下表面。蚀刻停止层210的上表面和下表面可以形成为蚀刻停止层210的被其间的间隙彼此分开的段。
栅极隔离层155的区域1和区域2可以由不同材料形成。作为示例，设置在栅极隔离层155的区域1中的第七绝缘层147可以包括氧化硅层和/或氮化硅层，设置在区域2中的蚀刻停止层210可以包括碳氮化硅(sicn)层和/或氮氧化硅(sion)层。蚀刻停止层210可以防止或阻止接触件180穿过栅电极层130。在一些实施例中，接触件180可以穿过栅电极层130以接触蚀刻停止层210的一部分。气隙270可以形成在蚀刻停止层210的上表面和下表面之间(例如在蚀刻停止层210的相对的段之间)，以防止或减少包括在第一栅电极层130中的金属原子由于通过接触件180施加到第一栅电极层130的电压而扩散到第二栅电极层130中。
参照图7至图10，栅极隔离层的区域2可以包括由与蚀刻停止层210的材料不同的材料形成的至少一个填充层，填充层可以具有由不同材料形成的多个层。在一些实施例中，也可以在填充层中形成气隙。
参照图7和图8，第一填充层230可以形成在设置在栅极隔离层155的区域2中的蚀刻停止层210的内部。作为示例，第一填充层230可以由高k介电材料形成。在图7中示出的示例实施例中，第一填充层230可以设置在蚀刻停止层210的相对的段之间，并且可以位于蚀刻停止层210的内部空间中或者完全填充蚀刻停止层210的内部空间。在一些实施例中，第一填充层230可以形成为使得蚀刻停止层210的相对的段之间不会形成气隙。在一些实施例中，诸如图8中示出的示例实施例中，第一填充层230可以沿由蚀刻停止层210和层间绝缘层170形成的空间的内表面形成，气隙270可以形成在第一填充层230的内部。换言之，如图8中示出的，第一填充层230可以共形地形成在蚀刻停止层210的上表面和下表面的相对的段上以及蚀刻停止层210和层间绝缘层170的侧部上，以形成气隙270。
在图9中示出的示例实施例中，第二填充层250可以形成在第一填充层230的内部。在一些实施例中，第二填充层250可以由与第一填充层230的材料不同的材料形成，例如，诸如金属、多晶硅和/或金属硅化物材料的导电材料。在图9中示出的示例实施例中，第二填充层250可以设置在第一填充层230内部以处于第一填充层230的内部空间之内或者完全填充第一填充层230的内部空间。在图10中示出的示例实施例中，第二填充层250可以沿由第一填充层230形成的空间的内表面形成，并且气隙270可以形成在第二填充层250内部。
如下所述，具有气隙270的蚀刻停止层210可以形成在栅极隔离层155的区域2中，然后第一填充层230和/或第二填充层250可以由高k介电材料和导电材料形成。在一些实施例中，可以基于形成的蚀刻停止层210的厚度与高k介电材料和导电材料的量来确定是否形成第一填充层230、第二填充层250和/或气隙270。
参照图6，当沉积的蚀刻停止层210的厚度t1相对大时，高k介电材料不会流入气隙270，因此，可以形成其中具有气隙270而不具有第一填充层230或第二填充层250的蚀刻停止层210。
参照图7至图10，当沉积的蚀刻停止层210的厚度t2(t1>t2)相对小时，高k介电材料可流入气隙270中，因此可以形成第一填充层230。在一些实施例中，可以调整高k介电材料的量来确定第一填充层230的厚度。在一些实施例中，如图7中所示，可以将高k介电材料的量调整为使第一填充层230处于蚀刻停止层210的内部或者用第一填充层230完全填充蚀刻停止层210的内部。在图7中示出的示例实施例中，第一填充层230的厚度tx可以小于阻挡层161的厚度ty的两倍。另外，如图8和图10中所示，可以调整高k介电材料的量以在第一填充层230内部形成气隙270。当气隙270形成在第一填充层230内部并且蚀刻停止层210的厚度t2和第一填充层230的厚度t3之和(t2+t3)足够大时，导电材料不会流入气隙270。因此，如图8中所示，具有气隙270的第一填充层230最终可以形成在蚀刻停止层210的内部。在一些实施例中，当蚀刻停止层210的厚度t2和第一填充层230的厚度t4(t3>t4)之和(t2+t4)相对小时，导电材料会流入气隙270中以形成第二填充层250。在一些实施例中，可以调整导电材料的量以确定第二填充层250的厚度。根据导电材料的量，可以如图9中所示地用第二填充层250完全填充第一填充层230的内部，或者也可以如图10中所示地在第一填充层230的内部形成具有气隙270的第二填充层250。
图11至图24示出根据本发明构思的示例实施例的制造存储器装置100的方法。图12是沿图11的i-i'线截取的剖视图。
参照图11和图12，可以在基底101的上表面上交替堆叠由牺牲层120共同表示的多个第一牺牲层121至第八牺牲层128以及由绝缘层140共同表示的多个第一绝缘层141至第八绝缘层148。第一牺牲层121至第八牺牲层128中的每个以及在堆叠方向上(例如，在z轴方向上)与之相邻的第一绝缘层141至第八绝缘层148中的每个可以形成一对，并且可以在第一方向(例如，x轴方向)上延伸。如图11和图12中所示，由牺牲层120和绝缘层140形成的所述一对可以延伸成在第一方向上分别具有不同的长度，从而形成阶梯的结构。
参照图11和图12，可以由阶梯的结构形成焊盘区。焊盘区的形成可以允许第一牺牲层121至第八牺牲层128中的在堆叠方向上设置在另一个牺牲层下方的一个牺牲层的至少一部分暴露在外部。可以在交替堆叠在基底101上的第一牺牲层121至第八牺牲层128和第一绝缘层141至第八绝缘层148上形成掩模层，并且可以使用掩模层对牺牲层120和绝缘层140中的被暴露的至少一部分进行蚀刻。可以重复在修整掩模层的同时使用掩模层对牺牲层120和绝缘层140的被暴露的至少一部分进行蚀刻的工艺以形成如图11和图12中所示的阶梯的结构。在一些实施例中，牺牲层120可以设置在焊盘区中的绝缘层140上。
牺牲层120和绝缘层140可以由具有预定的蚀刻选择性的材料形成。这种蚀刻选择性可以被定量地表示为牺牲层120的蚀刻速度与绝缘层140的蚀刻速度的比。例如，绝缘层140可以包括氧化硅层和/或氮化硅层中的至少一种，牺牲层120可以包括硅层、氧化硅层、碳化硅层和/或氮化硅层中的与绝缘层140不同的至少一种。例如，当绝缘层140包括氧化硅层时，牺牲层120可以包括氮化硅层。
图11还示出了外围电路区pr可以包括形成在基底101上的外围电路装置190。外围电路装置190可以是平面晶体管，并且可以包括有源区191和平面栅电极192。如这里描述的，尽管将理解的是，可以在单元区cr的设计之前、之后或期间设计在外围电路区pr内示出的外围电路装置190，但是示出外围电路区pr以展示外围电路区pr的布局。在一些实施例中，可以省略外围电路区pr中的外围电路装置190。
参照图13和图14，可以使绝缘层140的设置在焊盘区的下部上的部分凹陷以形成被统称为沟槽tr的多个沟槽。可以允许蚀刻溶液通过具有不同长度的绝缘层140的侧表面而流动到由绝缘层140和牺牲层120组成的阶梯结构，以便选择性地去除绝缘层140的设置在焊盘区的下部上的所述部分。
参照图15和图16，可以在沟槽tr内形成蚀刻停止层210。可以使用原子层沉积(ald)或化学气相沉积(cvd)工艺沿沟槽tr的一个侧表面、上表面和下表面围成一个空间来形成蚀刻停止层210。蚀刻停止层210可以由例如氮化硅(sicn)和/或氮氧化硅(sion)形成。
参照图17和18，可以在牺牲层120上形成层间绝缘层170。在一些实施例中，层间绝缘层170还可以延伸到外围电路区pr，以覆盖外围电路装置190。层间绝缘层170可以由具有高沉积速率的氧化物层形成。由于层间绝缘层170的间隙填充性能差，层间绝缘层170不会流入蚀刻停止层210的内部空间中，因此，可以在蚀刻停止层210的相对的表面之间形成气隙。作为示例，层间绝缘层170可以包括诸如氧化硅、高密度等离子体(hdp)氧化物和/或原硅酸四乙酯(teos)氧化物的绝缘材料。
参照图19和图20，在形成层间绝缘层170之后，可以形成穿过牺牲层120、绝缘层140等的沟道结构ch和dch。沟道结构ch和dch可以包括沟道结构ch和虚设沟道结构dch。
形成沟道结构ch和dch的工艺可以从形成多个沟道孔开始。沟道孔可以具有穿过牺牲层120和绝缘层140然后贯穿到基底101的至少一部分中的深度。可以依次用栅极绝缘层160、沟道层110和填充绝缘层115部分地填充或完全地填充沟道孔，可以在沟道层110的上方和下方设置位线垫113和外延层111。可以在用栅极绝缘层160、沟道层110和填充绝缘层115填充沟道孔之前，通过将选择性外延生长(seg)工艺应用到基底101的被沟道孔暴露的部分来形成外延层111。栅极绝缘层160可以包括从沟道层110顺序堆叠的隧穿层163和电荷存储层162。
可以使用ald或cvd工艺形成包括在栅极绝缘层160中的多个层。栅极绝缘层160的电荷存储层162和隧穿层163(参见图5)可以依次堆叠在与牺牲层120和绝缘层140相邻的区域中。沟道层110的厚度可以在沟道孔的开口的宽度的1/50至1/5的范围内。与栅极绝缘层160类似，可以使用ald或cvd工艺形成沟道层110。
可以用填充绝缘层115部分地或完全地填充沟道层110的内部空间。在形成填充绝缘层115之前，可以选择性地进一步执行在包含氢和/或重氢的气体气氛下对形成有沟道层110的结构进行热处理的氢退火操作。氢退火操作可以纠正沟道层110中存在的晶体缺陷。随后，可以在沟道层110上由诸如多晶硅的导电材料形成位线垫113。
在形成沟道结构ch和dch之后，可以形成多条字线切口wc。基底101的一部分可以被每条字线切口wc暴露，牺牲层120和绝缘层140可以被字线切口wc划分成x-y平面上的多个部分。字线切口wc可以允许诸如磷酸(hp)等的蚀刻溶液流过字线切口wc以保留绝缘层140而仅选择性地去除牺牲层120。
参照图21和图22，可以使用字线切口wc来允许高k介电材料和导电材料流过已去除了牺牲层120的空间，以形成阻挡层161以及形成在阻挡层161中的第一栅电极层131至第八栅电极层138(由栅电极层130共同地表示)。阻挡层161可以围绕栅电极层130。
可以使用字线切口wc来允许高k介电材料和导电材料流入到蚀刻停止层210的气隙中以及流入到已经去除了牺牲层120的空间。在一些实施例中，根据高k介电材料和导电材料是否已经被允许流入到气隙中，可以确定蚀刻停止层210内的至少一个填充层和/或气隙的形成。在一些实施例中，至少一个填充层和阻挡层161可以包括相同的高k介电材料。
在一些实施例中，可以基于形成的蚀刻停止层210的厚度以及高k介电材料和导电材料的量来确定是否形成第一填充层230、第二填充层250和/或气隙270。在下文中，另外参照图6至图10，将描述高介电材料和导电材料是否可以流入到气隙中。
参照图6，当沉积的蚀刻停止层210的厚度t1大时，高k介电材料不会流入到气隙270中，因此可以形成其中具有气隙270的蚀刻停止层210。
参照图7至图10，当沉积的蚀刻停止层210的厚度t2(t1>t2)相对小时，高k介电材料可流入到气隙270中，因此可形成第一填充层230。在一些实施例中，可以调整高k介电材料的量以确定第一填充层230的厚度。在一些实施例中，如图7所示，可以调整高k介电材料的量以用第一填充层230来完全填充蚀刻停止层210。在图7中示出的示例实施例中，第一填充层230的厚度可以小于阻挡层161的厚度的两倍。另外，如图8至图10所示，可以调整高k介电材料的量以在第一填充层230内部形成气隙270。当在第一填充层230内部形成气隙270并且蚀刻停止层210的厚度t2和第一填充层230的厚度t3的总和(t2+t3)足够大时，导电材料不会流入到气隙270中。因此，如图8所示，在蚀刻停止层210的内部最终可以形成具有气隙270的第一填充层230。在一些实施例中，当蚀刻停止层210的厚度t2和第一填充层的厚度t4(t3>t4)相对小时，导电材料可以流入到气隙270中以形成第二填充层250。在一些实施例中，可以调整导电材料的量来确定第二填充层250的厚度。根据导电材料的量，可以如图9所示地用第二填充层250完全填充第一填充层230的内部，或者在一些实施例中，可以如图10所示地在第一填充层230内形成其中具有气隙270的第二填充层250。
上面的描述阐述了形成在栅极隔离层155的区域2中的组件的相同构造。然而，可以调整流入到不同的沟槽和不同的字线切口wc中的材料的量，因此形成在单个存储器装置100中的栅极隔离层155的区域2中的组件的构造可以形成为具有如图6至图10中示出的各种形状。
高k介电材料可以指具有比氧化硅层的介电常数大的介电常数的介电材料。导电材料可以包括金属、多晶硅和/或金属硅化物材料。金属硅化物材料可以是包括例如钴(co)、镍(ni)、铪(hf)、铂(pt)、钨(w)和钛(ti)中的至少一种或其组合的硅化物材料。当栅电极层130由金属硅化物材料形成时，可以通过用硅(si)填充其侧向开口、形成额外的金属层并执行硅化工艺来形成栅电极层130。在一些实施例中，栅电极层130还可以包括多个金属层，多个金属层中的至少一个可以是功函数金属层。
在形成阻挡层161和栅电极层130之后，可以在字线切口wc的每个内侧表面上形成隔离绝缘层151，并且可以通过将杂质注入到基底101的被字线切口wc暴露的部分中来形成源区。可以通过在字线切口wc中沉积绝缘材料并且使用例如各向异性蚀刻工艺从除了字线切口wc的内侧表面之外的部分去除绝缘材料来形成隔离绝缘层151。可以通过使用例如离子注入工艺注入杂质来形成源区。在一些实施例中，源区可以包括n型杂质。可以在隔离绝缘层151的内部空间中形成共源极线150。共源极线150可以在与基底101垂直的方向(例如，z轴方向)上以及在第一方向(例如，字线切口wc延伸的x轴方向)上延伸。共源极线150可以与源区直接接触的同时与源区连接。
参照图23和图24，可以形成由接触件180共同表示的第一接触件181至第八接触件188。可以通过在焊盘区中形成穿过层间绝缘层170的多个接触孔并用诸如以金属为例的导电材料填充接触孔来形成接触件180。接触孔可以贯穿到栅电极层130的至少一部分中。
在一些实施例中，可以在可使接触件180连接到栅电极层130的焊盘区的下部上设置蚀刻停止层210，其中，该蚀刻停止层210具有形成在其中的至少一个空气间隙270和/或至少一个填充层(例如，230和/或250)中的至少一者。会不太可能发生接触件180的一部分连接到两个或更多个栅电极层130的短路。结果，可以提高存储器装置100的可靠性。此外，可以在堆叠方向上堆叠较大数量的具有减小了厚度的第一栅电极层131至第八栅电极层138，因此，存储器装置100的集成度会较高。
图25是包括根据本发明构思的示例实施例的存储器装置的电子装置的框图。
参照图25，根据示例实施例的存储装置1000可以包括与主机通信的控制器1010和存储数据的存储器1020-1、1020-2和1020-3。各个存储器1020-1、1020-2和1020-3可以包括根据上述各种示例实施例的存储装置100。
与控制器1010通信的主机可以是安装存储装置1000的各种类型的电子装置，并且可以是例如智能电话、数字相机、台式计算机、膝上型计算机或媒体播放器等。控制器1010可以接收通过主机传输的数据写入请求或数据读取请求以使数据能够写入到存储器1020-1、1020-2和1020-3和/或可以产生命令以允许从存储器1020-1、1020-2和1020-3读取数据。
如图25中示出的，一个或更多个存储器1020-1、1020-2和1020-3可以在存储装置1000内并行连接到控制器1010。通过多个存储器1020-1、1020-2和1020-3并行连接到控制器1010，可以实现例如固态驱动器(ssd)的具有大容量的存储装置1000。
如上所述，根据本发明构思的示例实施例，可以在使接触件连接到栅电极层的焊盘区的下部上设置具有形成在其中的至少一个气隙和至少一个填充层的蚀刻停止层。因此，存储器装置的集成度的提高可以增加栅电极层的数量。当栅电极层中的一个的厚度减小时，可以抑制或防止当接触件穿过栅电极层时可能发生的短路。当通过接触件对栅电极层施加电压时，可以防止或抑制包含在栅电极层中的金属原子通过绝缘层进行扩散。结果，可以提供具有改善的可靠性和提高的集成度的存储器装置。
将理解的是，尽管在这里使用术语“第一”、“第二”等来描述发明构思的示例实施例中的构件、区域、层、部、部分、组件和/或元件，但是这些构件、区域、层、部、部分、组件和/或元件不应受这些术语的限制。这些术语仅用来将一个构件、区域、部、部分、组件或元件与另一个构件、区域、部、部分、组件或元件区分开。因此，在不脱离本发明构思的教导的情况下，下面描述的第一构件、区域、部、部分、组件或元件也可被称作第二构件、区域、部、部分、组件或元件。例如，在不脱离发明构思的范围的情况下，第一元件也可以被称作为第二元件，类似地，第二元件也可以被称作为第一元件。
为了易于描述，这里可以使用诸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”等空间相对术语来描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在……下方”可包括上方和下方两种方位。装置可被另外定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅是为了描述具体实施例的目的，而不意图对示例实施例进行限制。除非上下文另外明确指出，否则单数形式的“一个(种/者)”和“所述(该)”也意图包括复数形式。还将理解的是，如果这里使用术语“包含”和/或“包括”等来说明存在所述特征、整体、步骤、操作、元件和/或组件，则不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有的术语(包括技术术语和科学术语)具有与本发明构思所属的领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(诸如在通用的字典中定义的术语)应该被解释为具有与本说明书和相关领域的环境中它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。
当可以不同地实现某个示例实施例时，可以不同于所描述的顺序地执行具体的工艺顺序。例如，可以基本同时执行两个连续的描述的工艺或者以与所描述的顺序相反的顺序执行两个连续的描述的工艺。
在附图中，可以预期例如由制造技术和/或公差导致的示出的形状的偏差。因此，本发明构思的示例实施例不应被解释为受限于这里示出的区域的具体形状，而是可以被解释为包括例如由于制造工艺导致的形状的偏差。例如，示出为矩形形状的蚀刻区可以是倒圆的或某一曲率的形状。因此，附图中示出的区域本质上是示意性的，附图中示出的区域的形状意在示出装置的区域的具体形状，而不意在限制本发明构思的范围。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任意和所有组合。当诸如“……中的至少一个/种/者”的表述位于一列元件之后时，该表述修饰的是整列元件，而不是修饰所述列中的单个元件。
将理解的是，当元件被称作为“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里使用的，术语“和/或”包括一个或更多个相关列出项的任意组合和全部组合。应当以类似的方式解释用于描述元件或层之间的关系的其它词语(例如，“之间”与“直接之间”、“相邻”与“直接相邻”等)。
同样的标记始终指示同样的元件。因此，即使在对应的图中既不提及也不描述相同或相似的标号，也可以参照其它附图描述相同或相似的标号。此外，也可以参照其它附图来描述不用附图标号指示的元件。
虽然上面已经示出并描述了示例性实施例，但对于本领域技术人员来说明显的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下可以进行修改和改变。