掺杂区域的形成方法、薄膜晶体管及其制作方法与流程

本发明涉及半导体技术领域，特别是涉及一种掺杂区域的形成方法、薄膜晶体管及其制作方法。

背景技术：

目前，薄膜晶体管作为驱动元器件被广泛应用到液晶显示器中，一般来说，薄膜晶体管包括栅绝缘层、栅极、源极、漏极、氧化物半导体膜层和钝化层，其中，源极和漏极被一沟道分隔开。通过控制栅极的电压，可以使源极与漏极之间形成导通(开)或绝缘(关)的状态，利用此开关特性驱动液晶显示器中不同像素区域的通断。

低温多晶硅薄膜晶体管(ltpstft，lowtemperaturepoly-siliconthinfilmtransistor)具有低功率消耗、低电磁干扰和高迁移率的特点而被广泛地用于高画质、全集成的显示面板中。然而，ltps-tft一般具有较高的关态电流，这是由晶粒间隙处的陷阱和缺陷态造成载流子的发射以及在漏区附近的沟道里发生的能带与能带之间的隧穿而引起。这一关态电流会引起微小的电压变化从而影响到显示画面的质量。因此，为了降低薄膜晶体管的关态电流，通常采用ldd(lightdopeddrain)轻掺杂漏极的离子注入技术在沟道中靠近源区和漏区的附近设置低掺杂的区域，形成离子浓度缓冲区，该离子浓度缓冲区可以承担源区和漏区的一部分电压，降低源漏极边缘电场梯度，缓解由于电场的增强而产生的漏电流从而避免热载流子效应。

目前，现有技术中一方面主要采用mask(光掩膜)制备方法，通过两次光刻胶定义离子缓冲区的长度，该方法需要使用两道光罩，工艺步骤较为繁琐，而且离子缓冲区尺寸精度易受mask对位偏移影响。另一方面，主要采用gere-etch(gateelectrodere-etch，栅电极蚀刻)制备方法，通过一道光罩和两次geetch定义离子缓冲区的长度，此方法可以省去一道光罩，但金属蚀刻对设备要求较高，离子缓冲区尺寸精度较难控制，技术难度大。然而，离子缓冲区的尺寸关系到轻掺杂离子横向与纵深的浓度分布，离子横向与纵深的掺杂浓度分布决定了漏电流的多少及器件的使用寿命。

技术实现要素：

本发明主要解决的技术问题是提供一种掺杂区域的形成方法、薄膜晶体管及其制作方法，减少了工艺步骤，降低了工艺的复杂性，能提高生产效率及产品质量。

为解决上述技术问题，本发明采用的第一个技术方案是：提供一种掺杂区域的形成方法，所述掺杂区域的形成方法应用于制备薄膜晶体管的工艺中，所述掺杂区域的形成方法包括：在基板上涂布第一光阻；对第一光阻进行光罩，形成第一离子掺杂区域，向所述第一离子掺杂区域注入具有第一能量值的离子；去除第二光阻，形成第三光阻，其中，所述第二光阻为所述第一光阻在向所述第一离子掺杂区域注入具有第一能量值的离子的过程中所形成的硬化光阻；刻蚀第三光阻，形成第二离子掺杂区域，向所述第二离子掺杂区域注入具有第二能量值的离子，其中，所述第一能量值高于所述第二能量值。

为解决上述技术问题，本发明采用的第二个技术方案是：提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括栅极、源极和漏极，所述薄膜晶体管的制作方法包括：通过本发明的掺杂区域的形成方法在所述栅极与所述源极和/或所述栅极与所述漏极之间掺杂离子。

为解决上述技术问题，本发明采用的第二个技术方案是：提供一种薄膜晶体管，所述薄膜晶体管通过本发明的薄膜晶体管的制作方法制备而成。

本发明的有益效果是：本发明结合光罩技术和蚀刻技术形成轻掺杂区域，不需要进行多次对位，提高了离子缓冲区的尺寸精度。同时也不需要采用金属蚀刻技术来定义掺杂区域，避免了金属蚀刻制程的瓶颈。本发明减少了工艺步骤，降低了工艺的复杂性，因此能提高生产效率及产品质量。

附图说明

图1是本发明掺杂区域的形成方法一实施方式流程示意图；

图2是第一工艺结构剖面示意图，此时已完成在基板上涂布第一光阻的步骤；

图3是第二工艺结构剖面示意图，此时已完成形成第一离子掺杂区域，向所述第一离子掺杂区域注入具有第一能量值的离子的步骤；

图4是第三工艺结构剖面示意图，此时已完成去除第二光阻，形成第三光阻的步骤；

图5是第四工艺结构剖面示意图，此时已完成刻蚀第三光阻，形成第二离子掺杂区域，向所述第二离子掺杂区域注入具有第二能量值的离子的步骤；

图6是本发明薄膜晶体管的制作方法一实施方式流程示意图；

图7是本发明薄膜晶体管的一实施方式结构剖面示意图。

具体实施方式

本发明提供一种掺杂区域的形成方法、薄膜晶体管及其制作方法，为使本发明的目的、技术方案和技术效果更加明确、清楚，以下对本发明进一步详细说明，应当理解此处所描述的具体实施条例仅用于解释本发明，并不用于限定本发明。

参阅图1，图1是本发明掺杂区域的形成方法一实施方式流程示意图。本实施方式的掺杂区域的形成方法包括如下步骤：

101：在基板上涂布第一光阻。

其中，基板在本实施方式中主要起到支撑的作用，可以为石英基板以及玻璃基板，也可以为其他基板，如塑料基板，可根据具体情况设计，在此不做限定。

第一光阻为包括光阻材料的光阻剂，可以为正向光阻也可以为负向光阻，可根据具体情况设计，在此不做限定。

在本实施方式中，以第一光阻为正向光阻为例解释说明。参阅图2，图2是第一工艺结构剖面示意图，此时已完成在基板上涂布第一光阻的步骤。将第一光阻2涂布基板上。

102：对第一光阻进行光罩，形成第一离子掺杂区域，向所述第一离子掺杂区域注入具有第一能量值的离子。

结合图2和图3，图3是第二工艺结构剖面示意图，此时已完成形成第一离子掺杂区域，向所述第一离子掺杂区域注入具有第一能量值的离子的步骤。

将光罩对影于第一光阻2，透过光罩的光源使部分光阻对影曝光，再用显影液去除经过曝光的光阻，形成第一离子掺杂区域4。其中，本实施方式的第一离子掺杂区域4只是为了更直观地说明本实施方式的方法，并不能对第一离子掺杂区域4的位置、形状或大小有所限定，可根据实际情况选择相应的光罩定义相应的掺杂区域。

通过离子注入技术向第一离子掺杂区域4注入第一能量值的离子。其中，第一能量值为预先设置的注入离子的能量值，可根据具体情况设计，在此不做限定。注入的离子可以为磷、硼和砷中的一种或多种。

因为向第一离子掺杂区域4注入的离子的能量比较高，会使经过曝光显影的第一光阻2的剩余电阻的表面发生反应，形成第二光阻3(即硬化光阻)。

103：去除第二光阻，形成第三光阻，其中，所述第二光阻为所述第一光阻在向所述第一离子掺杂区域注入具有第一能量值的离子的过程中所形成的硬化光阻。

结合图3和图4，图4是第三工艺结构剖面示意图，此时已完成去除第二光阻，形成第三光阻的步骤。

本实施方式中，第一离子掺杂区域4已有上述步骤所得到。通过刻蚀技术去除第二光阻3，形成第三光阻5。其中，刻蚀技术一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的技术。刻蚀技术包括干刻蚀和湿刻蚀，可根据具体情况设计，在此不做限定。

104：刻蚀第三光阻，形成第二离子掺杂区域，向所述第二离子掺杂区域注入具有第二能量值的离子，其中，所述第一能量值高于所述第二能量值。

结合图4和图5，图5是第四工艺结构剖面示意图，此时已完成刻蚀第三光阻，形成第二离子掺杂区域，向所述第二离子掺杂区域注入具有第二能量值的离子的步骤。通过刻蚀技术刻蚀部分第三光阻5形成第二离子掺杂区域6。其中，本实施方式的第二离子掺杂区域6只是为了更直观地说明本实施方式的方法，并不能对第二离子掺杂区域6的位置、形状或大小有所限定，可根据实际情况定义相应的掺杂区域。

通过离子注入技术向第二离子掺杂区域6注入第二能量值的离子。其中，第二能量值为预先设置的注入离子的能量值，可根据具体情况设计，在此不做限定，优选地，第二能量值为15kev-30kev。注入的离子可以为磷、硼和砷中的一种或多种。

需要说明的是，向第一离子掺杂区域4注入的离子的能量要高于向第二离子掺杂区域6注入的离子的能量。

需要强调的是，在本实施方式中，第二光阻3和第三光阻5均为第一光阻2在完成掺杂区域的形成方法相应的步骤之后形成的。具体地说，第二光阻3是在向第一离子掺杂区域4注入离子的过程中，第一光阻2表面发生反应而形成的硬化光阻。第三光阻5是去除第二光阻3(即硬化光阻)后剩余的部分。

区别现有技术，本实施方式结合光罩技术和蚀刻技术形成掺杂区域，不需要进行多次对位，提高了离子缓冲区的尺寸精度。同时也不需要采用金属蚀刻技术来定义掺杂区域，避免了金属蚀刻制程的瓶颈。本发明减少了工艺步骤，降低了工艺的复杂性，因此能提高生产效率及产品质量。

在另一个实施方式中，可以将上述任一实施方式的掺杂区域形成的方法应用于薄膜晶体管的制备的工艺中,其中，薄膜晶体管包括的栅极、源极和漏极。在其中一个实施方式中，通过上述任一实施方式的掺杂区域形成的方法在薄膜晶体管的栅极与薄膜晶体管的源极和薄膜晶体管的栅极与薄膜晶体管的源极中掺杂离子。在另一个实施方式中，通过上述任一实施方式的掺杂区域形成的方法在薄膜晶体管的栅极与薄膜晶体管的源极或薄膜晶体管的栅极与薄膜晶体管的源极中掺杂离子。

其中，离子可以为磷、硼和砷中的一种或多种，可以根据薄膜晶体管的不同类型选择掺杂的离子，可根据实际情况设计，在此不做具体限定。

在一实施方式中，掺杂的离子能量为15kev-30kev，具体的掺杂能量值可以根据实际情况设计，在此不做具体限定。

为了详细的解释说明本实施方式薄膜晶体管的制作方法，参阅图6，图6本发明薄膜晶体管的制作方法一实施方式流程示意图。

601：在第一基板上依次形成栅极、栅极绝缘层以及氧化物半导体膜层。

具体地，先在第一基板上通过沉积的方式形成金属膜层，经过光罩对金属膜层进行曝光，将金属膜层蚀刻成栅极。

其中，第一基板包括玻璃基板以及石英基板，在其他实施方式中还可以为其他基板，在此不做限定。

金属膜层包括铝al、钼mo、铜cu以及银ag中的至少一种，在其他实施方式中也可以为其他金属，在此也不做限定。

沉积工艺一般是指外来物质淀积于基底表面形成薄膜，又称为气相沉积。本实施方式是通过金属物质在第一基板的表面形成金属膜层。在其他实施方式中，也可以通过其他沉积方式来实现金属膜层，在此不作限定。

刻蚀技术一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的技术。刻蚀技术一般包括干法刻蚀和湿法刻蚀，本实施方式中不作限定，只要能够在金属膜层上刻蚀出栅极即可。

在栅极形成后，在栅极的表面沉积栅极绝缘层以及氧化物半导体膜层。其中，所述栅极绝缘层包括氮化硅sinx，非晶氧化硅siox中的至少一种，在其他实施方式中，也可以为其他绝缘物质，在此不做限定。

所述氧化物半导体膜层为透明氧化物，包括氧化锌zno基，二氧化锡sno2基以及氧化铟in2o3基中的至少一种，在其他实施方式中，也可以为其他透明氧化物，只要能够实现本实施方式中的氧化物半导体膜层的功能即可，在此不做限定。

602：在所述氧化物半导体膜层上涂布第一光阻。

其中，第一光阻为包括光阻材料的光阻剂，可以为正向光阻也可以为负向光阻，可根据具体情况设计，在此不做限定。

在本实施方式中，以第一光阻为正向光阻为例解释说明。将第一光阻涂布在氧化物半导体膜层。

603：对第一光阻进行光罩，形成第一离子掺杂区域，向所述第一离子掺杂区域注入具有第一能量值的离子，并向所述第一离子掺杂区域注入具有第一能量值的离子形成一漏极以及一源极。

将光罩对影于第一光阻，透过光罩的光源使部分光阻对影曝光，再用显影液去除经过曝光的光阻，形成第一离子掺杂区域。通过离子注入技术向第一离子掺杂区域注入第一能量值的离子形成一漏极以及一源极。

其中，因为向第一离子掺杂区域注入的离子的能量比较高，会使经过曝光显影的第一光阻的剩余电阻的表面发生反应，形成第二光阻。

604：去除第二光阻，形成第三光阻，其中，所述第二光阻为所述第一光阻在向所述第一离子掺杂区域注入具有第一能量值的离子的过程中所形成的硬化光阻。

在实施方式中，通过蚀刻技术去除第二光阻，形成第三光阻。

605：刻蚀第三光阻，形成第二离子掺杂区域，向所述离子掺杂区域注入具有第二能量值的离子，其中，所述第一能量值高于所述第二能量值。

通过蚀刻技术刻蚀部分第三光阻形成第二离子掺杂区域。通过离子注入技术向第二离子掺杂区域注入第二能量值的离子。其中，第二能量值为预先设置的注入离子的能量值，可根据具体情况设计，在此不做限定，优选地，第二能量值为15kev-30kev。注入的离子可以为磷、硼和砷中的一种或多种。

其中，蚀刻技术一般是指把薄膜上未被抗蚀剂掩蔽的部分薄膜层除去，从而在薄膜层上形成与抗蚀剂膜完全相同图形的技术。蚀刻技术包括干蚀刻和湿蚀刻，可根据具体情况设计，在此不做限定。

需要说明的是，向第一离子掺杂区域注入的离子的能量要高于向第二离子掺杂区域注入的离子的能量。

606：蚀刻去除所述氧化物半导体膜层上的残留光阻，并在所述氧化物半导体膜层形成沟道，所述沟道将所述漏极与所述源极隔开。

在本实施方式中，蚀刻去除氧化物半导体膜层上的残留光阻，并在氧化物半导体膜层形成沟道，沟道将漏极与源极隔开。

607：形成绝缘钝化层并设置接触电极。

在氧化层薄膜晶体管的栅极、源极、漏极形成以后，在氧化层薄膜晶体管的表面沉积绝缘钝化层，并通过光罩在绝缘钝化层上刻蚀形成接触通孔。

使用光罩在上述接触通孔中形成接触电极。

其中，绝缘钝化层包括氮化硅sinx，非晶氧化硅siox中的至少一种，在其他实施方式中，也可以为其他相同性质的绝缘钝化物质，在此不做限定。触控电极为铟锡氧化物ito电极，在其他实施方式中，也可以根据需要将ito电极替换成其他电极，在此不做限定。

为了更直观地说明通过上述实施方式制备的薄膜晶体管，参阅图7，图7是通过图6薄膜晶体管的制作方法制备的薄膜晶体管的一实施方式结构剖面示意图。

薄膜晶体管70包括第一基板701、设置在第一基板701上的栅极702、设置在栅极702上的栅极绝缘层703、设置在栅极绝缘层703上的氧化物半导体膜层704、设置在氧化物半导体膜层704上的漏极705、源极706、离子掺杂区域707、沟道708、离子掺杂区域709、钝化层710和接触电极711。

区别于现有技术，本实施方式结合光罩技术和蚀刻技术形成轻掺杂区域，不需要进行多次对位，提高了离子缓冲区的尺寸精度。同时也不需要采用金属蚀刻技术来定义掺杂区域，避免了金属蚀刻制程的瓶颈。本发明减少了工艺步骤，降低了工艺的复杂性，因此能提高生产效率及产品质量。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。