半导体封装件的制作方法

本发明构思涉及一种半导体封装件，更具体地，涉及一种具有诸如封装上封装(pop)的芯片的堆叠件的半导体封装件。

背景技术：

由于高容量、薄且小的半导体器件和包括该半导体器件的电子产品在电子工业中的需求已经增大，所以开发了对半导体器件的芯片或裸片进行封装的各种技术。在这些封装技术之一中，堆叠各种半导体芯片以实现高密度的半导体器件。根据该技术，具有各种功能的半导体芯片可以集成在更小的面积上，即，与具有执行所有这样的功能的一个半导体芯片的普通封装件相比，所述具有各种功能的半导体芯片可以具有更小的占用空间(footprint)。

然而，与通过对一个半导体芯片进行封装的技术来制造的半导体封装件的良率相比，通过对多个半导体芯片进行堆叠的封装技术来制造的半导体封装件的良率趋向于相对低。已经开发了将封装件堆叠在另一个封装件上的技术(即，封装上封装(pop)技术)，以确保高密度器件的高产品良率。

由于预先对在pop技术中使用的半导体封装件进行测试，所以可以减小最终产品的故障率。这些pop型半导体封装件可以用于实现小型化并且提供当今的电子便携式装置和移动产品所需的多功能特性。

技术实现要素：

根据发明构思的一方面，半导体封装件包括：第一基底；设置在第一基底上的半导体芯片；模制层，覆盖半导体芯片的侧面并且包括通孔；第二基底，设置在半导体芯片上并且在模制层之上延伸；连接端子，设置在通孔中并且置于第一基底与第二基底之间；以及底部填充树脂层，占据半导体芯片与第二基底之间的区域并且从所述区域连续延伸到通孔中。

根据发明构思的另一方面，半导体封装件包括：下封装件；设置在下封装件上的上封装件；中介基底，置于下封装件与上封装件之间，并且包括导电布线层；底部填充树脂层，占据下封装件与中介基底之间的区域；以及连接端子，设置在下封装件与中介基底之间。下封装件包括：基底；半导体芯片，设置在基底上；以及模制层，覆盖半导体芯片的侧面并且包括通孔。连接端子设置在通孔中并且将下封装件电连接到中介基底，连接端子占据通孔的一部分，底部填充树脂层填充通孔的未被连接端子占据的区域。

根据发明构思的又一方面，半导体封装件包括：第一封装基底，包括导电布线层；第一半导体芯片，设置在第一封装基底上，第一封装基底包括第一绝缘层和第一导电布线层；模制层，覆盖第一半导体芯片的侧面并且包括通孔；第二基底，设置在第一半导体芯片上并在模制层之上延伸并且包括第二绝缘层和第二导电布线层；第二半导体芯片，设置在第二基底上并且电连接到第二基底；连接端子，分别设置在通孔中并且将第一封装基底电连接到第二基底；以及连接端子保护层，占据第一半导体芯片与第二基底之间的区域并且从所述区域连续延伸到通孔中。每个连接端子占据通孔中的该连接端子所位于的相应的一个通孔的一部分，连接端子保护层填充通孔的未被连接端子占据的区域。

附图说明

发明构思将由于附图和所附的详细描述而变得更加清楚。

图1是示出根据发明构思的半导体封装件的示例的剖视图。

图2a是示出根据发明构思的半导体封装件的示例的平面图。

图2b是图2a的半导体封装件沿线i-i'截取的示例的剖视图。

图3a是示出根据发明构思的半导体封装件的示例的平面图。

图3b是图3a的半导体封装件沿线i-i'截取的示例的剖视图。

图4a是示出根据发明构思的半导体封装件的示例的平面图。

图4b和图4c是图4a的半导体封装件沿线i-i'截取的示例的剖视图。

图5a是示出根据发明构思的半导体封装件的示例的平面图。

图5b是图5a的半导体封装件沿线ii-ii'截取的示例的剖视图。

图6是示出根据发明构思的半导体封装件的剖视图。

图7是示出根据发明构思的半导体封装件的剖视图。

图8a、图8b、图8c和图8d是半导体封装件在其制造的过程中的剖视图并且一起示出了根据发明构思的制造方法。

图9a、图9b和图9c是半导体封装件在其制造的过程中的剖视图并且一起示出了根据发明构思的制造方法。

图10a和10b是半导体封装件在其制造过程中的剖视图，并且一起示出了根据发明构思的制造方法。

图11是半导体封装件在其制造的过程中的剖视图并且一起示出了根据发明构思的制造方法。

图12是半导体封装件在其制造的过程中的剖视图并且示出了根据发明构思的制造方法。

具体实施方式

图1是示出根据发明构思的一些示例的半导体封装件的剖视图。

参照图1，半导体封装件可以包括下封装件100、中介基底200、下连接端子300、底部填充树脂层400、上连接端子500和上封装件600。

下封装件100可以包括下基底101、下半导体芯片110、下模制层130和外部端子150。下基底101可以是印刷电路板(pcb)。下基底101可以包括绝缘层和其上的导电布线层。下基底101可以是多层pcb。例如，下基底101可以包括多个堆叠的绝缘层和设置在绝缘层之间的内部互连线以及将金属互连线的层彼此连接的通孔。

下半导体芯片110可以设置在下基底101的顶表面上。下半导体芯片110可以通过倒装芯片接合技术安装在下基底101的顶表面上。

下半导体芯片110可以是逻辑半导体芯片或存储器半导体芯片。或者可以在下基底101的顶表面上均设置逻辑半导体芯片和存储器半导体芯片。下半导体芯片110和下基底101可以通过设置在下半导体芯片110与下基底101的顶表面之间的芯片连接部103而彼此电连接。芯片连接部103可以包括例如焊球。

下模制层130可以设置在下半导体芯片110的侧壁上。例如，下模制层130可以设置在下基底101上以覆盖下半导体芯片110的侧壁。下模制层130可以包括环氧树脂模制化合物(emc)、环氧类树脂或聚酰亚胺。下模制层130还可以包括二氧化硅填料。

下模制层130的顶表面可以与下半导体芯片110的顶表面基本共面。下模制层130可填充下基底101与下半导体芯片110之间的空间。下模制层130可以具有通孔131。当在平面图中观察时，通孔131可布置成围绕下半导体芯片110。下基底101的顶表面的一部分可以被通孔131暴露。例如，限定通孔131的底部的表面可以与下基底101的顶表面的所述一部分对应。

外部端子150可以设置在下基底101的底表面上。外部端子150可以通过下基底101的内部互连线电连接到下半导体芯片110。外部端子150可以包括例如焊球。

中介基底200可以设置在下封装件100上。中介基底200可以将下封装件100电连接到上封装件600。中介基底200可以包括绝缘层和其上的导电布线层。中介基底200可以是多层的。例如，中介基底200可以包括交替堆叠的绝缘层和金属互连线以及将金属互连线的层彼此连接的通孔。

下连接端子300可设置在中介基底200与下基底101之间。下连接端子300可使下封装件100电连接到中介基底200。下连接端子300可设置在通孔131中。在一些示例中，下连接端子300从通孔131向上突出。换言之，下连接端子300可具有在下模制层130的顶表面的水平上方的突出部分。在一些示例中，设置在通孔131中的下连接端子300的侧壁可以与限定通孔131的侧面的内壁表面间隔开。下连接端子300可包括锡(sn)、铅(pb)、镍(ni)、金(au)、银(ag)、铜(cu)和铋(bi)中的至少一种。

底部填充树脂层400可设置在下封装件100与中介基底200之间。底部填充树脂层400可填充下半导体芯片110与中介基底200之间的空间、下模制层130与中介基底200之间的空间以及通孔131的未被下连接端子300占据的区域。例如，底部填充树脂层400可以从下半导体芯片110与中介基底200之间的区域连续延伸到在通孔131内的下模制层130与中介基底200之间的区域。底部填充树脂层400可围绕下连接端子300。例如，底部填充树脂层400可以覆盖下连接端子300的外周表面(在下文中称作“侧壁”)。更详细地，下连接端子300中的每个可以包括位于下模制层130的顶表面的水平上方的突出部分以及位于下模制层130的顶表面的水平下方(即，设置在通孔131中)的下部分。底部填充树脂层400可以覆盖下连接端子300的突出部分的侧壁以及下连接端子300的下部分的侧壁。底部填充树脂层400可以与下半导体芯片110的顶表面、下模制层130的顶表面和限定通孔131的侧面的内壁表面接触。底部填充树脂层400可以由环氧类树脂、苯并环丁烯或聚酰亚胺形成。底部填充树脂层400还可以包括二氧化硅填料。在某些示例中，底部填充树脂层400包括粘合剂和助焊剂。助焊剂可以包括氧化物去除剂。在某些示例中，底部填充树脂层400包括二氧化硅填料或助焊剂。在某些示例中，底部填充树脂层400包括非导电浆料。

根据发明构思的示例，设置在下封装件100与中介基底200之间的底部填充树脂层400围绕下连接端子300的外周表面以支撑下连接端子300。在下封装件100与中介基底200之间发生的应力可施加到下连接端子300。然而，底部填充树脂层400减小了不然将施加到下连接端子300的应力，因此可以用作连接端子保护层以防止或抑制下连接端子300中发生裂纹。

上封装件600可以设置在中介基底200上。上封装件600可以包括上基底601、上半导体芯片610、键合引线620和上模制层630。上基底601可以是印刷电路板(pcb)。上基底601可以包括绝缘层和其上的导电布线层。上基底601可以是多层pcb。例如，上基底601可以包括多个堆叠的绝缘层和设置在绝缘层之间的内部互连线以及将互连线的层彼此电连接的通孔。

上半导体芯片610可以依次堆叠在上基底601的顶表面上。上半导体芯片610可以通过粘合层固定在上基底601的顶表面上。例如，上半导体芯片610中的每个可以是逻辑半导体芯片或存储器半导体芯片。上半导体芯片610可以是相同种类的半导体芯片或不同种类的半导体芯片。在本示例中，上封装件600包括两个上半导体芯片610。然而，发明构思不限于具有任何特定数量的上半导体芯片610的上封装件600。

键合引线620可以将上半导体芯片610电连接到上基底601。在本示例中，上半导体芯片610使用键合引线620通过引线键合技术安装在上基底601上。然而，发明构思的示例不限于此。在某些示例中，上半导体芯片610通过倒装芯片接合技术安装在上基底601上。上模制层630可以设置在上基底601上。上模制层630可以覆盖上半导体芯片610和键合引线620。

图2a是示出根据发明构思的一些示例的半导体封装件的平面图。图2b是沿着图2a的线i-i'截取的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述示例中描述的元件相同的元件。此外，为了简洁起见将省略或简要地提及与上述示例相同的元件的描述。

参照图2a和图2b，下模制层130可包括第一区域r1、第二区域r2和第三区域r3。下模制层130的第一区域r1可以设置在下半导体芯片110与下连接端子300之间。例如，下模制层130的第一区域r1可以设置在下半导体芯片110与最靠近下半导体芯片110的下连接端子300之间。换言之，下连接端子300可以不设置在下模制层130的第一区域r1中。下模制层130的第二区域r2可以设置在下模制层130的第一区域r1的一侧处。下模制层130的第二区域r2可以与下模制层130的边缘区域对应，即，可以包括下模制层130的外周部分。下连接端子300可以不设置在下模制层130的第二区域r2中。下模制层130的第三区域r3可以设置在第一区域r1与第二区域r2之间。下连接端子300可以设置在下模制层130的第三区域r3中。

下模制层130可以包括第一延伸沟槽t1。第一延伸沟槽t1可以形成在下模制层130的第一区域r1中。例如，第一延伸沟槽t1可以设置在下半导体芯片110与最靠近下半导体芯片110的下连接端子300之间。第一延伸沟槽t1可以具有线形或环形，并且在下半导体芯片110与最靠近下半导体芯片110的下连接端子300之间延伸。第一延伸沟槽t1可以通向，更具体地，可以通向其中设置有最靠近下半导体芯片110的下连接端子300的通孔131的上部分。因此，每个通孔131的上部分的宽度(在圆形通孔的情况下是通孔的直径)与通向其的第一延伸沟槽t1的宽度之和可以大于通孔131的下部分的宽度。

因此，下模制层130可以借助第一延伸沟槽t1从下半导体芯片110的顶表面凹陷。也就是说，下模制层130的限定第一延伸沟槽t1的表面可以设置在低于下半导体芯片110的顶表面并且高于通孔131的底部的水平处。第一延伸沟槽t1的底部可以低于下模制层130的设置在第一延伸沟槽t1与下半导体芯片110之间的第一区域r1的一部分的顶表面并且可以低于下模制层130的第三区域r3的顶表面。

下模制层130可以包括第二延伸沟槽t2。第二延伸沟槽t2可以形成在下模制层130的第二区域r2中。例如，第二延伸沟槽t2可以设置在下模制层130的外侧壁与最靠近下模制层130的外侧壁的下连接端子300之间。第二延伸沟槽t2可以具有线形或环形并且在下模制层130的外侧壁与最靠近下模制层130的外侧壁的下连接端子300之间延伸。第二延伸沟槽t2可以通向其中设置有最靠近下模制层130的外侧壁的下连接端子300的通孔131的上部分。因此，每个通孔131的上部分的宽度与通向其的第二延伸沟槽t2的宽度之和可以大于通孔131的下部分的宽度。

下模制层130可以借助第二延伸沟槽t2从下半导体芯片110的顶表面凹陷。也就是说，下模制层130的限定第二延伸沟槽t2的底部的表面可以设置在低于下半导体芯片110的顶表面并且高于通孔131的底部的水平处。第二延伸沟槽t2的底部可以设置在比下模制层130的第三区域r3的顶表面低的水平处。因此，在一些示例中，下模制层130的外侧壁的高度可以小于从下基底101的顶表面到下半导体芯片110的顶表面的距离。

底部填充树脂层400可以填充第一延伸沟槽t1和第二延伸沟槽t2。底部填充树脂层400可以与限定第一延伸沟槽t1(的底部和侧面)和第二延伸沟槽t2(的底部)的表面接触。

图3a是示出根据发明构思的一些示例的半导体封装件的平面图。图3b是沿图3a的线i-i'截取的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述示例中描述的元件相同的元件。此外，为了简洁起见将省略或简要地提及与上述示例相同的元件的描述。

参照图3a和图3b，下连接端子300可以包括第一下连接端子300a和第二下连接端子300b。当在平面图中观察时，第一下连接端子300a可以布置成围绕下半导体芯片110。第二下连接端子300b可以设置在第一下连接端子300a的一侧处。

第一延伸沟槽t1可以设置在下模制层130的第一区域r1中。例如，第一延伸沟槽t1可设置在下半导体芯片110与第一下连接端子300a之间。第二延伸沟槽t2可以设置在下模制层130的第二区域r2中。例如，第二延伸沟槽t2可以从下模制层130的一个外侧壁与最靠近下模制层130的所述一个外侧壁的第二下连接端子300b之间延伸到下模制层130的另一外侧壁与最靠近下模制层130的所述另一外侧壁的第一下连接端子300a之间。下模制层130的所述另一外侧壁可以在与下模制层130的所述一个外侧壁相交(例如，垂直)的方向上延伸。

下模制层130可以包括第三延伸沟槽t3。第三延伸沟槽t3可以设置在下模制层130的第三区域r3中。例如，第三延伸沟槽t3中的一个可以设置在第一下连接端子300a与相邻于第一下连接端子300a的第二下连接端子300b之间，并且可以在一个方向(例如，图3a中的顶部到底部)上(纵向地)延伸。第三延伸沟槽t3中的另一个可以设置在彼此相邻的第二下连接端子300b之间，并且可以在一个方向(例如，图3a中的顶部到底部)上延伸。第三延伸沟槽t3中的所述一个可以通向设置有与其相邻的第一下连接端子300a的通孔131和设置有与其相邻的第二下连接端子300b的通孔131。第三延伸沟槽t3中的所述另一个可以通向设置有与其相邻的第二下连接端子300b的通孔131。每个通孔131的上部分的宽度和通向其的第三延伸沟槽t3的宽度的总和可以大于通孔131的下部分的宽度。

在一些示例中，第一延伸沟槽t1和第三延伸沟槽t3可以彼此相遇以便彼此互通。换言之，可以认为彼此相遇的第一延伸沟槽t1和第三延伸沟槽t3构成一个沟槽。第二延伸沟槽t2可以与第一延伸沟槽t1和第三延伸沟槽t3间隔开，但是可以通过通孔131而连接到第一延伸沟槽t1和第三延伸沟槽t3。在某些其它示例中，即使附图中未示出，第一延伸沟槽t1、第二延伸沟槽t2和第三延伸沟槽t3也可以彼此间隔开，但是可以通过通孔131而彼此连接。

底部填充树脂层400可以填充第一延伸沟槽t1、第二延伸沟槽t2和第三延伸沟槽t3。底部填充树脂层400可以与限定第一延伸沟槽t1(的底部和侧面)、第二延伸沟槽t2(的底部)以及第三延伸沟槽t3(的底部)的表面接触。

图4a是示出根据发明构思的一些示例的半导体封装件的平面图。图4b是沿图4a的线i-i'截取的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图4a和图4b，中介基底200可以包括从中介基底200的底表面突出的突起210。突起210可以从中介基底200的底表面延伸到底部填充树脂层400中，以便与下半导体芯片110的顶表面接触。例如，突起210可以从中介基底200的底表面延伸到底部填充树脂层400中，并且可以具有与下半导体芯片110和下模制层130之间的界面(或边界)共面的表面。突起210可以与下半导体芯片110的顶表面的一部分和下模制层130的第一区域r1的顶表面的一部分接触。突起210可以彼此间隔开。突起210可以建立或维持下封装件100与中介基底200之间的距离。突起210可以是中介基底200的层(即，中介基底200的最下层)的一体部分。例如，突起210可以包括与中介基底200的堆叠层中的最下层的材料相同的材料。因此，突起210可以包括绝缘材料，例如光阻焊剂(psr)。

图4c是沿图4a的线i-i'截取以示出根据发明构思的一些示例的半导体封装件的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图4c，支撑图案sp可以被设置在下封装件100与中介基底200之间。支撑图案sp可以彼此间隔开。支撑图案sp可以具有与下模制层130和下半导体芯片110之间的界面(或边界)共面的底表面。支撑图案sp可以与下半导体芯片110的顶表面的一部分、下模制层130的第一区域r1的顶表面的一部分以及中介基底200的底表面的一部分接触。支撑图案sp可以建立或保持下封装件100与中介基底200之间的距离。支撑图案sp可以包括环氧类树脂或金属材料(例如，铜)。

图5a是示出根据发明构思的一些示例的半导体封装件的平面图。图5b是沿图5a的线ii-ii'截取的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见将省略其描述。

参照图5a和图5b，下模制层130可以包括从下模制层130的顶表面突出的模制支撑图案msp。模制支撑图案msp可以与下模制层130的其它部分成一体。模制支撑图案msp可以设置在第二延伸沟槽t2中。模制支撑图案msp可以设置在下模制层130的角部处。在一些示例中，当在平面图中观察时，在中介基底200的底表面和外侧壁彼此相遇处的中介基底200的顶点可以与模制支撑图案msp的顶表面叠置。在中介基底200被弯曲使得其顶表面具有凸起形状的情况下，中介基底200的顶点可以与模制支撑图案msp的顶表面相遇以建立或确保在下封装件100的端部分与中介基底200的端部分之间的距离。

图6是示出根据发明构思的一些示例的半导体封装件的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见将省略其描述。

参照图6，中介基底200可以包括贯穿部分230(延伸穿过中介基底的多个层的开口)。贯穿部分230可以是空的区域。贯穿部分230可以设置在中介基底200的中心部分中。底部填充树脂层400的一部分可以通过贯穿部分230暴露。底部填充树脂层400可以填充贯穿部分230。在一些示例中，填充贯穿部分230的底部填充树脂层400从中介基底200的上表面向上突起，因此填充贯穿部分230的底部填充树脂层400的顶表面可以设置在比中介基底200的顶表面高的水平处。

图7是示出根据发明构思的一些示例的半导体封装件的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见将省略其描述。

参照图7，半导体封装件可以包括下封装件100、底部填充树脂层400、连接端子700和上封装件600。

连接端子700可以设置在下封装件100与上封装件600之间，并且可以用作将下封装件100电连接到上封装件600的连接路径。连接端子700可以设置在下模制层130的通孔131中。底部填充树脂层400可以填充下半导体芯片110与上基底601之间的空间、上基底601与下模制层130之间的空间以及通孔131的未被连接端子700占据的部分。底部填充树脂层400可以围绕连接端子700的侧壁。

此外，图7中所示的半导体封装件的模制层130和底部填充树脂层400可以包涵与上述参照图2a、图2b至图6的示例描述的模制层130和底部填充树脂层400相关联的任何特征，例如，模制层130中的延伸沟槽和/或间隔件或模制支撑图案msp。

图8a至图8d示出了根据发明构思的制造方法。

参照图8a，可以在下基底101的顶表面上安装下半导体芯片110。下基底101可以是印刷电路板(pcb)。例如，下基底101可以包括多个堆叠的绝缘层和设置在绝缘层之间的内部互连线(布线层)。下基底101可以包括单元封装区域upr和划线区域sr。划线区域sr可以设置在单元封装区域upr之间。此外，当在平面图中观察时，单元封装区域upr中的每个可以被划线区域sr围绕。可以在每个单元封装区域upr上安装一个下半导体芯片110。下半导体芯片110中的每个可以是逻辑半导体芯片或存储器半导体芯片。可以通过倒装芯片接合技术将下半导体芯片110安装在下基底101的单元封装区域upr的顶表面上。可以通过芯片连接部103将下半导体芯片110粘附到下基底101的顶表面。换言之，可以在下基底101与下半导体芯片110之间形成芯片连接部103。芯片连接部103可以包括例如焊球。

可以在下半导体芯片110周围于每个单元封装区域upr的顶表面上形成第一端子141。可以使用丝网印刷技术、喷墨技术或焊接技术形成第一端子141。第一端子141可以包括焊球。例如，第一端子141可以包括锡(sn)、铅(pb)、镍(ni)、金(au)、银(ag)、铜(cu)和铋(bi)中的至少一种。

可以在下基底101的单元封装区域upr和划线区域sr的顶表面上形成下模制层130。下模制层130可以填充下基底101与下半导体芯片110之间的空间，并且可以覆盖第一端子141和下半导体芯片110。可以通过模制底部填充(muf)方法形成下模制层130。可以在下模制层130的顶表面上另外执行研磨工艺，以使下模制层130的顶表面平坦化。在这种情况下，可以暴露下半导体芯片110的顶表面。下模制层130可以包括环氧树脂模制化合物(emc)、环氧类树脂或聚酰亚胺。

可以对下模制层130执行第一激光钻孔工艺以暴露埋在下模制层130中的第一端子141。因此，可以在下模制层130中形成通孔131。第一端子141可以设置在通孔131中。

在已经形成通孔131之后，可以对下模制层130执行第二激光钻孔工艺以在下模制层130中形成第一延伸沟槽t1和第二延伸沟槽t2。第一延伸沟槽t1中的每个可以形成在下半导体芯片110中的相应一个与最靠近下半导体芯片110的第一端子141之间。当在俯视图中观察时，第一延伸沟槽t1可以围绕下半导体芯片110。第一延伸沟槽t1可以通向暴露最靠近下半导体芯片110的第一端子141的通孔131。例如，通孔131的上部分实际上可以被第一延伸沟槽t1扩大。通孔131的上部分和第一延伸沟槽t1的总宽度可以大于通孔131的下部分的宽度。第一延伸沟槽t1可以比通孔131浅。换言之，第一延伸沟槽t1的底部可以设置在比通孔131的底部更高的水平处。在一些示例中，可以以预定距离将第一延伸沟槽t1与下半导体芯片110间隔开以防止下半导体芯片110被用于形成第一延伸沟槽t1的激光损坏。因此，下半导体芯片110的侧壁可以不被第一延伸沟槽t1暴露。

可以在下基底101的划线区域sr和最靠近划线区域sr的第一端子141之间形成每个第二延伸沟槽t2。例如，可以在每个单元封装区域upr上的下模制层130的边缘区域中形成每个第二延伸沟槽t2。第二延伸沟槽t2可以通向暴露最靠近划线区域sr的第一端子141的通孔131。结果，通孔131的上部分实际上可以被第二延伸沟槽t2扩大。通孔131的上部分和第二延伸沟槽t2的宽度的总和可以大于通孔131的下部分的宽度。第二延伸沟槽t2可以比通孔131浅。换言之，第二延伸沟槽t2的底部可以设置在比通孔131的底部更高的水平处。

参照图8b，可以在下基底101的单元封装区域upr上堆叠中介基底200。中介基底200可以彼此分离并且可以分别堆叠在单元封装区域upr上。中介基底200可以包括绝缘层、金属互连线和第二端子220。例如，每个中介基底200可以具有绝缘层和金属互连线交替地堆叠的结构，第二端子220设置在中介基底200的底部处(即，在绝缘层的底表面上)并且电连接到中介基底200的金属互连线。第二端子220可以包括锡(sn)、铅(pb)、镍(ni)、金(au)、银(ag)、铜(cu)和铋(bi)中的至少一种。

在下基底101的单元封装区域upr上堆叠中介基底200的步骤可以包括在第二端子220的表面上提供助焊剂并且将中介基底200的第二端子220与第一端子141分别对准。可以将第二端子220与第一端子141进行接触。助焊剂可以去除形成在第一端子141和第二端子220的表面上的氧化物层以在随后的流回工艺中容易地使第一端子141和第二端子220一体化。

参照图8c，可以对第一端子141和第二端子220执行流回工艺以形成下连接端子300。第一端子141和第二端子220可以在流回工艺中熔化，因此彼此连接的每个第一端子141和每个第二端子220可以被一体化以形成一个连接端子。

可以在下基底101和每个中介基底200之间的空间中形成底部填充树脂层400。形成底部填充树脂层400的步骤可以包括：将喷嘴n定位在中介基底200的一侧处，采用从喷嘴n分配的底部填充树脂溶液来填充中介基底200与下基底101之间的空间，并且使底部填充树脂溶液硬化(固化)。底部填充树脂层400可以形成在下半导体芯片110与中介基底200之间的空间、第一延伸沟槽t1、下模制层130与中介基底200之间的空间、通孔131以及第二延伸沟槽t2中。底部填充树脂层400可以被形成为围绕下连接端子300的侧壁。底部填充树脂层400可包括环氧类树脂、苯并环丁烯或聚酰亚胺。底部填充树脂层400还可包括二氧化硅填料。在某些示例中，底部填充树脂层400包括粘合剂和助焊剂。助焊剂可以包括氧化物去除剂。在某些示例中，底部填充树脂层400可以包括二氧化硅填料或助焊剂。在某些实施例中，底部填充树脂层400可以包括不导电的浆料。

在一些示例中，由于形成了第二延伸沟槽t2，所以中介基底200的端部分与下模制层130的端部分之间的空间可以被扩展或延伸，因此底部填充树脂溶液可以被容易地注入到中介基底200与下模制层130之间的空间中。此外，通孔131的上部分的宽度实际上可以因第一延伸沟槽t1和第二延伸沟槽t2而增大，因此底部填充树脂溶液可以被容易地注入到通孔131中。另一方面，第二延伸沟槽t2可以用作坝，以防止底部填充树脂溶液溢出到中介基底200的侧壁和/或顶表面上。

参照图8d，可以在下基底101的底表面上形成外部端子150。可以通过焊接工艺形成外部端子150。外部端子150可以包括例如焊球。

可以沿着下基底101的划线区域sr进行切割工艺，以切割下基底101和下模制层130。因此，可以使其上堆叠有中介基底200的包括单元下封装件的被封装的半导体器件彼此分离。在这个阶段，每个被封装的半导体器件可以被认为是其自身的半导体封装件。

再参照图2a和图2b，可以在中介基底200上堆叠上封装件600。上封装件600可以包括上基底601、安装在上基底601上的上半导体芯片610、将上半导体芯片610电连接到上基底601的键合引线620以及覆盖上半导体芯片610的上模制层630。可以在上封装件600与中介基底200之间形成上连接端子500。上连接端子500可以包括例如焊球。因此，完成了例如封装上封装(pop)形式的半导体封装件。

图9a至图9c是示出根据发明构思的一些示例的制造方法的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图9a，可以制备中介基底200。中介基底200可以包括绝缘层、金属互连线和第二端子220。第二端子220可以附着到中介基底200的底表面上。中介基底200可以包括单元基底区域usr和划线区域sr'。划线区域sr'可以设置在单元基底区域usr之间。例如，当在平面图中观察时，每个单元基底区域usr可以被划线区域sr'包围。

参照图9b，可以在中介基底200的每个单元基底区域usr上堆叠下封装件100。下封装件100可以在中介基底200上彼此间隔开。下封装件100可以包括下基底101、安装在下基底101的顶表面上的下半导体芯片110、覆盖下半导体芯片110的侧壁并且填充下基底101与下半导体芯片110之间的空间的下模制层130以及第一端子141(见图8b)。下模制层130可以包括暴露第一端子141的通孔131以及第一延伸沟槽t1和第二延伸沟槽t2。在中介基底200上堆叠下封装件100的步骤可以包括：将下封装件100的第一端子141与中介基底200的第二端子220对准，并且执行用于使第一端子141和第二端子220一体化的流回工艺，从而形成下连接端子300。

可以在中介基底200与每个下封装件100之间的空间中形成底部填充树脂层400。底部填充树脂层400可以被形成在下半导体芯片110与中介基底200之间的空间、第一延伸沟槽t1、下模制层130与中介基底200之间的空间、通孔131和第二延伸沟槽t2中。底部填充树脂层400可以形成为围绕下连接端子300的侧壁。

参照图9c，可以在下基底101的底表面上形成外部端子150。随后，可以沿着中介基底200的划线区域sr'执行切割工艺，以将中介基底200的单元基底区域usr彼此分开。因此，可以形成其上堆叠有一个下封装件100的单元中介基底200。

再参照图2b，可以在中介基底200上堆叠上封装件600，使上连接端子500置于中介基底200与上封装件600之间。

图10a和图10b是示出根据发明构思的一些示例的制造方法的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图10a，在图8a中的下模制层130中形成通孔131、第一延伸沟槽t1和第二延伸沟槽t2之后，可以在下模制层130上形成粘合层800。粘合层800可以形成在下基底101的每个单元封装区域upr上。粘合层800可以处于液体或固体状态。例如，粘合层800可以包括粘合剂和助焊剂。助焊剂可以包括氧化物去除剂。在图10a中，粘合层800可以形成在下模制层130的顶表面和下半导体芯片110的顶表面上。然而，发明构思的示例不限于此。在某些示例中，粘合层800可以填充通孔131、第一延伸沟槽t1和第二延伸沟槽t2。

参照图10b，可以分别在下基底101的单元封装区域upr上堆叠中介基底200。在下基底101的单元封装区域upr上堆叠中介基底200的步骤可以包括：将中介基底200的第二端子220(见图8b)与第一端子141(见图8b)对准并执行使第一端子141和第二端子220一体化的流回工艺，从而形成下连接端子300。当中介基底200的第二端子220与第一端子141对准时，粘合层800可以填充下半导体芯片110与中介基底200之间的空间、下模制层130与中介基底200之间的空间、通孔131的未被连接端子300占据的区域以及第一延伸沟槽t1和第二延伸沟槽t2。粘合层800可以覆盖下连接端子300的侧壁。因此，粘合层也可用作连接端子保护层。在粘合层800包括助焊剂的示例中，可以省略将助焊剂提供到第一端子141的表面上的工艺。

流回工艺之后的后续工艺可以与参照图8d描述的工艺基本相同，因此省略其说明。

图11是示出根据发明构思的一些示例的制造方法的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图11，可以分别在下基底101的单元封装区域upr上堆叠中介基底200。附着在每个中介基底200的底表面上的第二端子220可以与设置在每个单元封装区域upr上的第一端子141对准。在一些示例中，中介基底200的宽度可以大于下基底101的单元封装区域upr的宽度。例如，中介基底200的外侧壁可以设置在下模制层130的设置在下基底101的划线区域sr上的顶表面上。因此，在使单元下封装件100分离的切割工艺中，可以以使得下基底101的单元封装区域upr的外侧壁与中介基底200的外侧壁对准的方式切割中介基底200和下基底101。此外，底部填充树脂溶液(未示出)可以溢出到中介基底200的顶表面上，因此底部填充树脂层的一部分可以形成在中介基底200的端部分的顶表面上。在这种情况下，设置在划线区域sr上的中介基底200的端部分可以被切割工艺去除。因此，也可以去除底部填充树脂层的形成在中介基底200的端部分上的部分。

在下基底101上堆叠中介基底200的工艺之后的后续工艺可以与参照图8c和图8d所描述的工艺基本相同，因此省略其说明。

图12是示出根据发明构思的一些示例的制造方法的剖视图。在下文中，将用相同的附图标记或相同的标号表示与上述实施例中描述的元件相同的元件，并且为了简洁起见，将省略其描述。

参照图12，在形成下连接端子300的流回工艺之后，可以在中介基底200和下基底101之间的空间中形成底部填充树脂层400。中介基底200可以包括形成在中介基底200的中心部分的贯穿部分230。贯穿部分230限定通过中介基底200的开口。形成底部填充树脂层400的步骤可以包括：将喷嘴n定位在中介基底200的贯穿部分230上，采用从喷嘴n分配的底部填充树脂溶液经由贯穿部分230的开口来填充中介基底200与下基底101之间的空间，并且使底部填充树脂溶液硬化(固化)。底部填充树脂层400可以填充由中介基底200的贯穿部分230限定的开口。由于底部填充树脂溶液被注入到中介基底200的贯穿部分230中，所以可以采用底部填充树脂溶液来容易地填充下半导体芯片110与中介基底200的中心部分之间的狭窄空间。

尽管根据参照图8a-图8d、图9a-图9c、图10a和10b、图11和图12所示和描述的发明构思的制造方法都包括将参照图1-图6所示和描述的类型的中介基底安装到下封装件，但是对于本领域的普通技术人员来说将明显的是，可以将相同的方法应用于参照图7所示和描述的发明构思的示例，在所示的示例中，具有基底601的上封装件600安装到下封装件。通常，可以把上封装件600而非中介基底安装到下封装件。

根据发明构思的一些示例，设置在下封装件和中介基底之间的底部填充树脂层可以围绕下连接端子的侧壁，并且可以填充其中设置有下连接端子的通孔。由于底部填充树脂层支撑下连接端子，所以可以防止由下封装件与中介基底之间造成的应力导致在下连接端子中发生裂纹。

虽然已经参照示例性示例描述了发明构思，但是对于本领域技术人员将明显的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的，而是说明性的。因此，发明构思的范围将由所附权利要求及其等同物的最广泛的允许解释来确定并且不应该受前述描述的限制或约束。