晶体管结构、存储单元阵列及其制备方法与流程

本发明属于集成电路制造技术领域，特别是涉及一种晶体管结构及其制备方法。

背景技术：

动态随机存储器(dynamicrandomaccessmemory，简称：dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线与位线彼此电性连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也必须符合高集成度、高密度的要求朝小型化发展的趋势发展，为提高动态随机存取存储器的积集度以加快组件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式栅极字线动态随机存取存储器，以满足上述种种需求。

然而，上述结构中，存储器的晶体管结构中所存在的寄生电容仍然对器件结构造成很大的影响，另外，随着动态随机存储器的阵列不断减小，所述埋入式栅极字线的电阻逐渐增加，影响了器件的最终性能。

因此，如何提供一种晶体管结构、存储单元及其构成的存储单元阵列以及上述结构的制备方法以解决上述问题实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶体管结构、存储单元阵列及其制备方法，用于解决现有技术中晶体管中的寄生电容以及晶体管电路电阻的问题。

为实现上述目的及其他相关目的，本发明提供一种晶体管结构的制备方法，包括步骤：

1)提供一具有有源区的半导体衬底，并于所述有源区内形成沟槽结构；

2)于所述沟槽结构的底部及侧壁形成介质层；

3)于所述介质层的底部及局部侧壁形成字线表面层，并于所述字线表面层表面形成字线实体层，所述字线实体层包括结合于所述字线表面层表面的填充部及位于所述填充部顶上的凸起部，其中，所述字线表面层的顶端低于所述半导体衬底的上表面，所述凸起部的顶端高于所述字线表面层的顶端且低于所述半导体衬底的上表面，且所述凸起部的外侧壁与所述介质层之间形成侧沟；以及

4)于所述沟槽结构内形成填孔绝缘层，所述填孔绝缘层的底部覆盖所述字线实体层的顶端以及所述侧沟的顶端，以将所述侧沟封闭形成空气腔。

作为本发明的一种优选方案，所述字线表面层的厚度介于0.8～5纳米，用以限定所述空气腔的宽度。

作为本发明的一种优选方案，步骤1)中，所述沟槽结构的开口的尺寸介于10～50纳米；步骤2)中，所述介质层的厚度介于1～9纳米；步骤4)中，所述空气腔的高度介于1～40纳米。

作为本发明的一种优选方案，步骤1)中，形成所述沟槽结构的步骤包括：

1-1)于所述半导体衬底表面形成一层具有窗口的掩膜层，其中，所述窗口与所述沟槽结构上下对应；以及

1-2)基于所述窗口对所述半导体衬底进行刻蚀，以形成所述沟槽结构。

作为本发明的一种优选方案，步骤2)中，采用原位水汽(issg)工艺形成所述介质层。

作为本发明的一种优选方案，步骤3)中，还包括步骤：于所述字线表面层与所述字线实体层之间形成一层粘附层。

作为本发明的一种优选方案，步骤3)中，形成所述字线表面层及所述字线实体层的步骤包括：

3-1)于所述沟槽结构的底部、侧壁以及所述沟槽结构周围的所述半导体衬底表面形成一层第一导电材料层；

3-2)于所述第一导电材料层表面形成一层第二导电材料层，所述第二导电材料层填充满所述沟槽结构并延伸覆盖所述半导体衬底表面上的所述第一导电材料层；

3-3)对所述第一导电材料层及所述第二导电材料层进行刻蚀，以分别形成第一导电材料部及第二导电材料部，所述第一导电材料部的顶端至所述半导体衬底的上表面及所述第二导电材料部的顶端至所述半导体衬底的上表面皆具有第一间距；以及

3-4)通过湿法刻蚀工艺对所述第一导电材料层及所述第二导电材料层继续进行刻蚀，以分別形成所述字线表面层及所述字线实体层，所述字线表面层与所述半导体衬底表面具有第二间距，所述字线实体层与所述半导体衬底表面具有第三间距，所述第二间距大于所述第三间距，以界定所述凸出部的高度。

作为本发明的一种优选方案，所述第一间距介于30～70纳米；所述第二间距与所述第三间距的差值介于1～40纳米。

作为本发明的一种优选方案，步骤3-4)中，进行所述湿法刻蚀的试剂包括氨水(nh4oh)、双氧水(h2o2)以及水组成的混合液，其中，所述混合液中氨水、双氧水以及水的比例依序在1比0.01～2比5～150。

作为本发明的一种优选方案，步骤3-3)中，通过交替刻蚀的工艺对所述第一导电材料层及所述第二导电材料层进行刻蚀，其中，所述交替刻蚀的刻蚀气体包括六氟化硫、氯气及氩气所构成群组中的任意两种或三种的组合。

作为本发明的一种优选方案，步骤4)之前，还包括步骤：采用稀氟氢酸(dhf)试剂对所述字线实体层的表面进行清洗以去除表面副产物，所述稀氟氢酸试剂包括氢氟酸(hf)和水的混合液，其中，氢氟酸和水的比例包括1比50～1000。

作为本发明的一种优选方案，步骤2)中，所述介质层的材料包括氧化硅，步骤3)中，所述字线表面层的材料包括氮化钛，步骤3)中，所述字线实体层的材料包括钨，步骤4)中，所述填孔绝缘层的材料包括氮化硅。

作为本发明的一种优选方案，步骤4)中，通过原子层沉积工艺形成所述填孔绝缘层，从而不破坏所述空气腔。

作为本发明的一种优选方案，所述原子层沉积工艺的沉积率介于200～1000纳米/分钟。

本发明还提供一种存储单元阵列的制备方法，包括以下步骤：

a)形成多个具有晶体管结构的存储单元，且各所述存储单元被配置为单元行及单元列，其中，所述晶体管结构采用如上述任意一项方案所述的制备方法制备而得到，所述晶体管结构的没有有源区个连接两个电容；以及

b)连接寻址线至所述单元行或所述单元列中的各存储单元的所述字线实体层，以制备存储单元阵列，其中，所述寻址线用于控制所述存储单元。

本发明还提供一种晶体管结构，包括：

半导体衬底，具有有源区；

沟槽结构，位于所述半导体衬底的所述有源区内；

介质层，位于所述沟槽结构的底部及侧壁；

字线表面层，位于所述介质层的底部及局部侧壁，且所述字线表面层的顶端低于所述半导体衬底的上表面；

字线实体层，位于所述字线表面层表面，包括结合于所述字线表面层内的填充部及位于所述填充部顶上的凸起部，所述凸起部的顶端高于所述字线表面层的顶端且低于所述半导体衬底的上表面，所述凸起部的外侧壁与所述介质层之间形成有侧沟；以及

填孔绝缘层，填充于所述沟槽结构的上部，且所述填孔绝缘层的底部覆盖所述字线实体层的顶端以及所述侧沟的顶端以形成位于所述凸起部两侧的空气腔。

作为本发明的一种优选方案，所述字线表面层的厚度介于0.8～5纳米，用以限定所述空气腔的宽度。

作为本发明的一种优选方案，所述沟槽结构的开口的尺寸介于10～50纳米；所述介质层的厚度介于1～9纳米；所述空气腔的高度介于1～40纳米。

作为本发明的一种优选方案，所述介质层的材料包括氧化硅，所述字线表面层的材料包括氮化钛，所述字线实体层的材料包括钨，所述填孔绝缘层的材料包括氮化硅。

本发明还提供一种存储单元阵列，包括：

若干个存储单元，所述存储单元包括如上述任意一项方案所述的晶体管结构，且各所述存储单元配置成单元行以及单元列，所述晶体管结构的每一有源区各连接两个电容；以及

寻址线，连接至所述单元行或所述单元列中的各存储单元的所述字线实体层，所述寻址线用于控制所述存储单元。

本发明还提供一种存储器结构，包括如上述任意一项方案所述的存储单元阵列。

如上所述，本发明的晶体管结构、存储单元阵列及其制备方法，具有以下有益效果：

本发明通过沉积及湿法刻蚀工艺制备晶体管结构，形成一种具有绝缘侧沟(void)的晶体管，在器件结构的其他部分相同的情况下，对绝缘侧沟的部分进行比较，由于绝缘侧沟的存在，使原来的导电层部分转变为绝缘侧沟的空气，改变了电容的中间介质层，从而降低了寄生电容；另外，采用本发明的技术方案，还可以保证小的漏电流的同时增加作为栅极字线的金属层的高度，从而减小晶体管的电阻。

附图说明

图1显示为本发明的晶体管结构制备工艺的流程图。

图2显示为本发明的晶体管结构制备中提供半导体衬底的结构示意图。

图3显示为本发明的晶体管结构制备中掩膜层的结构示意图。

图4显示为本发明的晶体管结构制备中形成沟槽结构的结构示意图。

图5显示为本发明的晶体管结构制备中形成介质层的结构示意图。

图6显示为本发明的晶体管结构制备中形成第一导电材料层的结构示意图。

图7显示为本发明的晶体管结构制备中形成第二导电材料层的结构示意图。

图8显示为本发明的晶体管结构制备中刻蚀第一第二导电材料层至第一间距的示意图。

图9显示为本发明的晶体管结构制备中形成字线表面层及字线实体层的结构示意图。

图10显示为本发明的晶体管结构制备中形成填孔绝缘层的结构示意图。

图11显示为采用本发明的晶体管结构的存储单元连接的示意图。

图12显示为采用本发明的晶体管结构的存储器结构的示意图。

图13显示为现有的器件结构中存在的振铃现象。

图14(a)及图14(b)显示为现有技术与本发明的晶体管结构中的电容变化示意图。

图15显示为一种包括本发明的晶体管结构的产品示意图。

元件标号说明

100半导体衬底

101有源区

102隔离结构

103隔离结构填充层

104掩膜层

105窗口

106沟槽结构

107介质层

108第一导电材料层

109第二导电材料层

110第一导电材料部

111第二导电材料部

112字线表面层

113字线实体层

1131填充部

1132凸起部

114侧沟

1141空气腔

115填孔绝缘层

116电容

117字线

118放大器

119沟道区

120浅结区

121掺杂漏区

s1～s4步骤1)～步骤4)

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

如图1所示，本发明提供一种晶体管结构的制备方法，包括如下步骤：

1)提供一具有有源区的半导体衬底，并于所述有源区内形成沟槽结构；

2)于所述沟槽结构的底部及侧壁形成介质层；

3)于所述介质层的底部及局部侧壁形成字线表面层，并于所述字线表面层表面形成字线实体层，所述字线实体层包括结合于所述字线表面层表面的填充部及位于所述填充部顶上的凸起部的，其中，所述字线表面层的顶端低于所述半导体衬底的上表面，所述凸起部的顶端高于所述字线表面层的顶端且低于所述半导体衬底的上表面，且所述凸起部的外侧壁与所述介质层之间形成侧沟；以及

4)于所述沟槽结构内形成填孔绝缘层，所述填孔绝缘层的底部覆盖所述字线实体层的顶端以及所述侧沟的顶端，以将所述侧沟封闭形成空气腔。

下面将结合附图详细说明本发明的晶体管结构的制备方法。

如图1中的s1及图2～4所示，首先进行步骤1)，提供一具有有源区101的半导体衬底100，并于所述有源区101内形成沟槽结构106；

具体的，本实施例首先提供一具有有源区101的半导体衬底100，所述半导体衬底100的材料包括但不限于单晶或多晶半导体材料，另外，还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底，进一步，可以为n型多晶硅衬底或p型多晶硅衬底，在本实施例中，所述半导体衬底100为p+型多晶硅材料的衬底。

其中，本示例中，所述有源区101被隔离结构102隔开，所述隔离结构102优选为浅沟槽隔离结构，其内部具有隔离结构填充层103，材料包括但不限于氧化硅。接着，在所述有源区内刻蚀出所述沟槽结构106，如图4所示，显示为在所述有源区101内形成有两个沟槽结构106的示意图，另外，所述沟槽结构106的截面形状优选为u形，当然，还可以为矩形等适用器件性能的任意形状。

作为示例，步骤1)中，形成所述沟槽结构106的步骤包括：

1-1)如图3所示，于所述半导体衬底100表面形成一层具有窗口105的掩膜层104，其中，所述窗口105与所述沟槽结构106上下对应；以及

1-2)如图4所示，基于所述窗口105对所述半导体衬底100进行刻蚀，以形成所述沟槽结构106。

具体的，本示例提供一种所述沟槽结构106的形成工艺，需要说明的是，在本示例的制备工艺中，优选保留填充所述隔离结构102的隔离结构填充层103，即在所述半导体衬底100的表面存在有一层隔离结构填充层，如氧化硅层，如图2中所示，当然，在其他示例中，也可以去除表面的这一氧化硅层，并不做具体限制，接着，进行沟槽结构106的制备，采用光刻和刻蚀的工艺在所述半导体衬底100上形成具有窗口105的所述掩膜层104，其中，首先于所述半导体衬底100上形成掩膜材料层，并采用具有开口的光刻胶作为掩膜对所述掩膜材料层进行刻蚀，形成具有所述窗口105的所述掩膜层104，并继续对所述半导体衬底刻蚀，以形成所述沟槽结构106。

如图1中的s2及图5所示，接着进行步骤2)，于所述沟槽结构106的底部及侧壁形成介质层107；

作为示例，步骤2)中，采用原位水汽(issg)工艺于所述沟槽结构106的底部及侧壁形成所述介质层107。

具体的，所述介质层107的材料可以是但不限于氧化硅、氮化硅，所述氧化硅可以为一氧化硅或二氧化硅，且材料的电阻率优选为2×10¹¹～1×10²⁵ωm，当然也可以为其他材料介质层，本示例中的所述介质层107的材料选择为氧化硅。所述介电层107的可由原子沉积制程(atomiclayerdeposition)或等离子蒸气沉积(chemicalvapordeposition)薄膜或快速加热氧化(rapidthermaloxidation)而形成，优选地，所述介质层107采用原位水汽(in-situstreamgeneration，issg)工艺制备得到，制备中产生大量的气相活性自由基，参与了硅片的氧化，从而可以得到缺陷较少的薄膜，由于本实施例中的绝缘侧沟114暴露部分所述介质层的表面，从而可以得到良好的器件性能。

如图1中的s3及图6～9所示，进行步骤3)，于所述介质层107的底部及局部侧壁形成字线表面层112，并于所述字线表面层112表面形成字线实体层113，所述字线实体层113包括结合于所述字线表面层112表面的填充部1131及位于所述填充部1131顶上的凸起部1132，其中，所述字线表面层112的顶端低于所述半导体衬底100的上表面，所述凸起部1132的顶端高于所述字线表面层112的顶端且低于所述半导体衬底100的上表面，且所述凸起部1132的外侧壁与所述介质层107之间形成侧沟114；

具体的，通过本步骤的工艺，在所述沟槽结构106内形成两层导电层，所述字线表面层112的材料包括但不限于氮化钛，所述字线实体层113的材料包括但不限于钨金属，并且在字线实体层113与介质层107之间形成侧沟114，进一步，所述字线表面层112的厚度用于限定所述空气腔的宽度，所述字线表面层112的厚度范围包括0.8～5纳米。

作为示例，步骤3)中，还包括步骤：于所述字线表面层112与所述字线实体层113之间形成一层粘附层。

具体的，所述粘附层的材料可以选择为硅烷(sih4)和四氯硅烷(sicl4)中的至少一种，当然，也可以为二者的叠层结构层，从而可以使字线表面层(如tin)和字线实体层(如w)之间形成良好的界面，让所述字线表面层内的空隙填满所述字线实体层。

作为示例，步骤3)中，形成所述字线表面层112及所述字线实体层113的步骤包括：

3-1)于所述沟槽结构106的底部、侧壁以及所述沟槽结构106周围的所述半导体衬底100表面形成一层第一导电材料层108；

3-2)于所述第一导电材料层108表面形成一层第二导电材料层109，所述第二导电材料层109填充满所述沟槽结构106并延伸覆盖所述半导体衬底表面上的所述第一导电材料层；

3-3)对所述第一导电材料层108及所述第二导电材料层109进行刻蚀，以分别形成第一导电材料部110及第二导电材料部111，所述第一导电材料部110的顶端至所述半导体衬底100的上表面及所述第二导电材料部111的顶端至所述半导体衬底100的上表面皆具有第一间距z1；以及

3-4)通过湿法刻蚀工艺对所述第一导电材料层108及所述第二导电材料层109继续进行刻蚀，以分别形成所述字线表面层112及所述字线实体层113，所述字线表面层112的顶端至所述半导体衬底100的上表面具有第二间距z2，所述字线实体层113的顶端至所述半导体衬底100的上表面具有第三间距z3，所述第二间距z2大于所述第三间距z3，以界定所述凸出部1132的高度。

作为示例，所述第一间距z1介于30～70纳米；所述第二间距z2与所述第三间距z3的差值介于1～40纳米。

作为示例，步骤3-3)中，通过交替刻蚀的工艺对所述第一导电材料层108及所述第二导电材料层109进行刻蚀，其中，所述交替刻蚀的刻蚀气体包括六氟化硫、氯气及氩气(sf6)、氯气(cl2)及氩气(ar)所构成群组中的任意两种或三种的组合。

具体的，本示例提供一种字线表面层112及所述字线实体层113的制备工艺，需要说明的，附图中示出了在保留本发明的示例中提到的隔离结构填充层103和掩膜层104的情况下进行工艺的情况，首先，形成一层第一导电材料层108，如图6所示，再在其上面覆盖一层第二导电材料层109，如图7所示，所述第一导电材料层108和所述第二导电材料层109的制备包括但不限于电镀、化学气相沉积、物理气相沉积或原子层沉积等沉积工艺，本示例中，选择为化学气相沉积(cvd)工艺。

接着，还包括通过化学机械平坦化(chemical-mechanicalplanarization，cmp)对所述半导体衬底100表面的两层材料层进行平坦化的工艺。然后采用交替刻蚀的工艺对两层材料层进行一次刻蚀，如图8所示，刻蚀的结果是所述第一导电材料层108变为第一导电材料部110，所述第二导电材料层109变为第二导电材料部111，当然，第一导电材料部110和第二导电材料部111可以与所述半导体衬底100表面可以具有不同的间距，通过后续工艺形成需要的结构，本示例中，优选为二者距所述半导体衬底100表面具有相同的间距z1，从而有利于后续工艺的控制，该步骤的刻蚀优选为干法刻蚀，交替通入对第一、第二导电材料层有不同刻蚀速率的气体，以第一导电材料层为氮化钛，第二导电材料层为钨金属为例，刻蚀气体采用sf6/cl2，通过调整流量比例或个别的蚀刻时间以进行刻蚀。

最后，如图9所示，再通过一次刻蚀工艺，控制对两种材料的刻蚀速率，最终得到字线表面层112以及字线实体层113，以及于字线实体层113和介质层107之间形成绝缘侧沟114，其中，字线表面层112与所述半导体衬底100表面具有第二间距z2，字线实体层113与所述半导体衬底100表面具有第三间距z3，z3与z2之差也即为所述凸出部1132的高度，也即为所述绝缘侧沟114的长度，而所述字线表面层112的厚度即为所述绝缘侧沟114的宽度。

作为示例，步骤3-4)中，进行所述湿法刻蚀的试剂包括氨水、双氧水以及水组成的混合液，其中，所述混合液中氨水(nh4oh)、双氧水(h2o2)以及水(h2o)的比例依序在1比0.01～2比5～150；进行所述湿法刻蚀的温度范围包括4～25℃。

具体的，本示例中给出了一种湿法刻蚀形成字线表面层及字线实体层的工艺，采用apm试剂进行湿法刻蚀，试剂包括氨水(nh4oh)、双氧水(h2o2)以及水(h2o)，调整apm的浓度范围和温度范围，提高对第一导电材料层(如tin)的刻蚀速率，减小对第二导电材料层(如w)的刻蚀速率，从而得到需要的结构，优选地，所述混合液中氨水(nh4oh)、双氧水(h2o2)以及水(h2o)的比例包括1:(0.1～1.5):(20～100)，本示例中选择为1:1:50；另外，进行湿法刻蚀的温度优选为10～20℃，本示例中选择为15℃。

作为示例，步骤4)之前，还包括步骤：采用稀氟氢酸(dhf)试剂对所述字线实体层113的表面进行清洗以去除表面副产物，所述dhf试剂包括氢氟酸和水的混合液，所述混合液中氢氟酸(hf)和水的比例包括1比(50～1000)。

具体的，采用dhf试剂从而可以去除在作业过程中因氧化形成的氧化层，如形成的wo，从而降低字线结构的阻抗。优选地，所述混合液中氢氟酸(hf)和水的比例包括1:(100～500)，本示例中选贼为1:300。

如图1中的s4及图10所示，进行步骤4)，于所述沟槽结构106内形成填孔绝缘层115，所述填孔绝缘层115的底部覆盖所述字线实体层113的顶端以及所述侧沟114的顶端，以将所述侧沟114封闭形成空气腔1141；

作为示例，步骤4)中，通过原子层沉积工艺形成所述填孔绝缘层115，从而不破坏所述绝缘侧沟114。

作为示例，所述原子层沉积工艺的沉积率介于200～1000纳米/分钟。

具体的，最后进行步骤4)，形成填孔绝缘层115，如图10所示，并控制所述填孔绝缘层115不沉积在所述绝缘侧沟114中，从而保证绝缘侧沟114的完整性，可以采用cvd或ald的方法形成填孔绝缘层115填满gap(沟槽结构的上部内)，其中，沉积率控制在200～1000nm/min，优选为220～500nm/min，本示例中选择为250nm/min，所述填孔绝缘层115的材料包括但不限于氮化硅。

需要说明的是，经过该步骤，封闭了侧沟114从而在器件结构中形成了空气腔(void)1141，在器件结构的其他部分相同的情况下，对空气腔(void)的部分进行比较，由于空气腔1141的存在，使原来的导电层(如相当于本示例中的字线表面层部分)部分转变为空气腔的空气，改变了电容的中间介质层，从而降低了寄生电容，如图14所示给出了一种示例，显示了器件中的电容变化情况，其中，图14(a)显示为现有技术中的电容情况，图14(b)显示为本发明的器件结构中的电容情况。

另外，还需要说明的是，采用本发明的技术方案，由于所述字线表面层112直接形成于所述介质层107的表面，因此，所述字线表面层112作为功能结构层(workfunction)，决定了器件结构的阈值电压vt，同时，形成于所述字线表面层112内部的字线实体层113具有电流导通的作用，由于其可以包括凸出于所述字线表面层112的所述凸起部1132，则其高度可以有更灵活的选择，从而可以减小晶体管中的电阻，可以保证小的漏电流的同时减小晶体管的电阻，另外，所述字线表面层112还可以作为所述字线实体层113的扩散阻挡层。所述双导电层结构111既作为栅极，也作为字线，这种埋入式的栅极字线可以节省器件空间，减少器件尺寸，提高器件速度。

作为示例，步骤1)中，所述沟槽结构106的开口的尺寸介于10～50纳米；步骤2)中，所述介质层107的厚度介于1～9纳米；步骤3)中，所述空气腔1141的宽度介于0.8～5纳米，所述空气腔1141的高度介于1～40纳米。

具体的，本示例中，所述沟槽结构106的开口的尺寸优选为20～40纳米，其中，开口尺寸是指其截面图形中的开口宽度，如图4中的d所示，本示例中选择为30纳米；所述介质层107的厚度优选为2～8纳米，本示例中选择为6纳米；所述空气腔1141的宽度(字线表面层112的厚度)优选为1～4纳米，本示例中选择为2纳米，所述空气腔1141的高度(所述凸起部的高度)优选为10～30纳米，本示例中选择为20纳米。

还需要说明的是，由于器件中寄生电容的存在，其中，在系统中，这些不期望的电容来自方方面面，比如pcb的材质、厚度、板层结构、走线平行度，这些都是影响pcb板的寄生电容，还有元器件本身的寄生电容，最可恶的是这些东西还受环境温度的影响。在高速电路上，由于频率越来越高，寄生电容的影响已经不能忽视了，如图12所示，会使得器件存在“振铃”现象，而采用本发明的制备工艺得到的结构可以有效改善此现象。

本发明还提供一种存储单元阵列的制备方法，包括以下步骤：

a)形成多个具有晶体管结构的存储单元，且各所述存储单元被配置为单元行及单元列，其中，所述晶体管结构采用本实施例中任意一项晶体管结构制备方案制备而得到，所述晶体管结构的每一有源区各连接两个电容；以及

b)连接寻址线至所述单元行或所述单元列中的各存储单元的所述字线实体层，以制备存储单元阵列，其中，所述寻址线用于控制所述存储单元。

另外，如图11所示，本发明还提供一种采用本发明所公开的晶体管结构制备工艺制备得到的晶体管制备存储单元的方法，其字线表面层112和字线实体层113共同作为栅极字线结构，与字线117驱动相连接，源区与电容116相连接，漏区连接放大器118，并且在图12中示出一种存储阵列的连接方式，具体的，在数据读的过程中，data经由电容输出至焊垫(pad)导出，在数据写的过程中，数据经由焊垫并存储在电容当中。

另外，如图15所示，本发明还提供一种包含本实施例提供的晶体管结构的产品的制备方法以及制备得到的该产品，其中，该产品的制备方法中包括制备本实施例提供的晶体管的步骤，还包括制备沟道区119、浅结区120以及掺杂漏区121的步骤，其中，在所述有源区101中进行b(硼)掺杂以制备所述沟道区119，在所述有源区101中进行as(砷)掺杂以制备所述浅结区120，在所述有源区101中进行p(磷)掺杂以制备所述掺杂漏区121。

本发明还提供一种晶体管结构，其中，所述晶体管结构优选为采用本实施例提供的晶体管结构的制备方法制备得到，但不以此方法为限，如图10所示，所述晶体管结构包括：

半导体衬底100，具有有源区101；

沟槽结构106，位于所述半导体衬底100的所述有源区101内；

介质层107，位于所述沟槽结构106的底部及侧壁；

字线表面层112，位于所述介质层107的底部及局部侧壁，且所述字线表面层112的顶端低于所述半导体衬底100的上表面；

字线实体层113，位于所述字线表面层112表面，且包括结合于所述字线表面层112表面的填充部1131及位于所述填充部1131顶上的凸起部1132，所述凸起部1132的顶端高于所述字线表面层112的顶端且低于所述半导体衬底100的上表面，所述凸起部1132的外侧壁与所述介质层107之间形成有侧沟114；以及

填孔绝缘层115，填充于所述沟槽结构106的上部内，且所述填孔绝缘层115的底部覆盖所述字线实体层113的顶端以及所述侧沟114的顶端以形成位于所述凸起部1132两侧的空气腔1141。

作为示例，所述字线表面层的厚度介于0.8～5纳米，用以限定所述空气腔1141的宽度。

作为示例，所述介质层107的材料包括氧化硅，所述字线表面层112的材料包括氮化钛，所述字线实体层113的材料包括钨，所述填孔绝缘层115的材料包括氮化硅。

具体的，本示例中，所述有源区101被隔离结构102隔开，所述隔离结构102优选为浅沟槽隔离结构，其内部具有隔离结构填充层103，材料包括但不限于氧化硅。所述介质层107的材料可以是但不限于氧化硅、氮化硅，所述氧化硅可以为一氧化硅或二氧化硅。

需要说明的是，所述字线表面层112的材料包括但不限于氮化钛，所述字线实体层113的材料包括但不限于钨金属，并且在字线实体层113与介质层107之间形成空气腔(void)1141，从而，在器件结构的其他部分相同的情况下，对空气腔的部分进行比较，由于空气腔1141的存在，使原来的导电层(如相当于本示例中的字线表面层部分)部分转变为空气腔的空气，改变了电容的中间介质层，从而降低了寄生电容。

另外，由于所述字线表面层112直接形成于所述介质层107的表面，因此，所述字线表面层112作为功能结构层(workfunction)，决定了器件结构的阈值电压vt，同时，形成于所述字线表面层112内部的字线实体层113具有电流导通的作用，由于其可以包括凸出于所述字线表面层112的所述凸起部1132，则其高度可以有更灵活的选择，从而可以减小晶体管中的电阻，可以保证小的漏电流的同时减小晶体管的电阻，另外，所述字线表面层112还可以作为所述字线实体层113的扩散阻挡层。所述双导电层结构111既作为栅极，也作为字线，这种埋入式的栅极字线可以节省器件空间，减少器件尺寸，提高器件速度。

作为示例，所述字线表面层112与所述字线实体层113之间还形成有一层粘附层。所述粘附层的材料可以选择为硅烷(sih4)和四氯硅烷(sicl4)中的至少一种，当然，也可以为二者的叠层结构层，从而可以使字线表面层(如tin)和字线实体层(如w)之间形成良好的界面，让所述字线表面层内的空隙填满所述字线实体层。

作为示例，所述沟槽结构的开口的尺寸介于10～50纳米；所述介质层的厚度介于1～9纳米；所述空气腔的宽度介于0.8～5纳米，所述空气腔的高度介于1～40纳米。

具体的，本示例中，所述沟槽结构106的开口的尺寸优选为20～40纳米，其中，开口尺寸是指其截面图形中的开口宽度，如图4中的d所示，本示例中选择为30纳米；所述介质层107的厚度优选为2～8纳米，本示例中选择为6纳米；所述空气腔114的宽度(字线表面层112的厚度)优选为1～4纳米，本示例中选择为2纳米，所述空气腔114的高度(所述凸起部的高度)优选为10～30纳米，本示例中选择为20纳米。

本发明还提供一种存储单元阵列，包括：

若干个存储单元，所述存储单元包括本实施例中任意一项方案所述的晶体管结构，且各所述存储单元配置成单元行以及单元列，所述晶体管结构的每一有源区各连接两个电容；以及

寻址线，连接至所述单元行或所述单元列中的各存储单元的所述字线实体层，所述寻址线用于控制所述存储单元。

本发明还提供一种存储器结构，包括本实施例中任意一项方案所述的存储单元阵列。

进一步，所述存储器结构中还包括若干个浅沟槽隔离结构，其中，相邻所述浅沟槽隔离结构之间为有源区，设置有两个间隔分布的所述晶体管结构。

综上所述，本发明提供一种晶体管结构、存储单元阵列及制备方法，晶体管制备包括：提供一具有有源区的半导体衬底，并于所述有源区内形成沟槽结构；于所述沟槽结构的底部及侧壁形成介质层；于所述介质层的底部及局部侧壁形成字线表面层，并于所述字线表面层表面形成字线实体层，所述字线实体层包括结合于所述字线表面层表面的填充部及位于所述填充部顶上的凸起部，其中，所述字线表面层的顶端低于所述半导体衬底的上表面，所述凸起部的顶端高于所述字线表面层的顶端且低于所述半导体衬底的上表面，且所述凸起部的外侧壁与所述介质层之间形成侧沟；于所述沟槽结构内形成填孔绝缘层，所述填孔绝缘层的底部覆盖所述字线实体层的顶端以及所述侧沟的顶端，以将所述侧沟封闭形成空气腔。通过上述方案，本发明通过沉积及湿法刻蚀工艺制备晶体管结构，形成一种具有空气腔(void)的晶体管，从而，在器件结构的其他部分相同的情况下，对空气腔的部分进行比较，由于空气腔的存在，使原来的导电层部分转变为空气腔的空气，改变了电容的中间介质层，从而降低了寄生电容；另外，采用本发明的技术方案，还可以保证小的漏电流的同时增加作为栅极字线的金属层的高度，从而减小晶体管的电阻。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。