集成电路封装体及其制造方法与流程

本发明涉及半导体技术领域，特别涉及半导体技术领域中的集成电路封装体及其制造方法。

背景技术：

随着物联网、手持/可穿戴智能设备的飞速发展，市场对于高集成度的集成电路封装体的需求日益突出。

在传统的集成电路封装体中，主要的集成电路元件一般设置在封装基板的一侧，而封装基板的另一侧则用于设置输入/输出(i/o)引脚。基于此种传统设计，当需要集成电路封装体具有更多功能时，一般可采取两种方案，一种方案是增加主板上的芯片密度，将多个具有不同功能的芯片设置在主板上，但是由于主板的空间有限，设计难度必然会上升；而另一种方案是增加单一芯片的功能，即将多种不同的功能集成到单一芯片上，但此时单一芯片的尺寸必然会增大。

如何在不改变主板上的芯片密度以及不改变单一芯片尺寸的情况下，提升集成电路封装体的集成度是一个迫切需要解决的问题。

技术实现要素：

本发明的目的之一在于提供一集成电路封装体及其制造方法，其可以较小尺寸实现高集成度的集成电路封装体，且保证产品良率。

本发明的一实施例提供一集成电路封装体。该集成电路封装体包括：封装基板，该封装基板具有第一表面及第二表面；第一集成电路元件，设置于该封装基板的第一表面上；第一绝缘壳体，遮蔽该封装基板的第一表面及第一集成电路元件；第二集成电路元件，设置于该封装基板的第二表面上，其中第一集成电路元件与第二集成电路元件经配置以与第二表面上的若干第二输入/输出引脚电连接；若干电连接结构，电性设置于若干第二输入/输出引脚上；第二绝缘壳体，遮蔽该封装基板的第二表面、第二集成电路元件及若干电连接结构；以及若干外部引脚，电性设置于若干电连接结构的相应者上且凸伸于第二绝缘壳体外。

根据本发明的另一实施例，第一集成电路元件与第二集成电路元件进一步包括裸片或贴装元件，该若干电连接结构是刷锡膏形成的结构、植锡球或金球形成的结构、植凸块形成的结构或布置被动元器件形成的结构，该若干外部引脚是电镀引脚。

本发明的一实施例还提供一种集成电路封装体的制造方法，该制造方法包括：提供封装基板，该封装基板具有第一表面及第二表面，其中第二表面上设有若干第二输入/输出引脚；将第二集成电路元件设置于该封装基板的第二表面上，第二集成电路元件经配置以与若干第二输入/输出引脚中的相应者电连接；在该封装基板的第二表面上形成若干电连接结构，该若干电连接结构电性设置于若干第二输入/输出引脚中的相应者上；将电镀框架设置于若干电连接结构上，其中该电镀框架的若干外部引脚电性设置于若干电连接结构中的相应者上；将第一集成电路元件设置于该封装基板的第一表面上，其中第一集成电路元件经配置以与第二若干输入/输出引脚中的相应者电连接；注塑以形成遮蔽该封装基板的第一表面及第一集成电路元件的第一绝缘壳体以及遮蔽该封装基板的第二表面、第二集成电路元件、若干电连接结构的第二绝缘壳体，其中电镀框架的载板凸伸于第二绝缘壳体外；以及撕除电镀框架的载板。

根据本发明的另一实施例，在该封装基板的第二表面上形成若干电连接结构进一步包括在第二表面上刷锡膏、植锡球或金球、植凸块或布置被动元器件，将电镀框架设置于若干电连接结构上进一步包括对电镀框架的若干外部引脚与若干电连接结构进行超声波处理或共金处理，第一集成电路元件与第二集成电路元件进一步包括裸片或贴装元件。

本发明实施例提供的集成电路封装体及其制造方法，利用电镀框架中的电镀引脚取代铜柱，只需要进行一次塑封，减少了双面封装结构的工艺流程，而且避免了封装过程中可能发生的翘曲，进而提高了产品的品质、可靠性及合格率。

附图说明

图1所示是根据本发明一实施例的集成电路封装体的纵向剖面示意图。

图2-8所示是根据本发明一实施例的集成电路封装体制造方法的制程示意图。

具体实施方式

为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。

为提高集成电路封装体的集成度可采用对封装基板进行双面封装的方式。在一采用双面封装的集成电路封装体中，封装基板的上表面与传统设计相同，下表面则需要设置铜柱形成外部引脚或内部引脚而与封装基板电连接，并作为集成电路封装体的对外信号传输端。但是，这种方法需要对封装基板的两面分别进行塑封，制程难度加大，特别是在第二次塑封时，容易出现比较严重的翘曲问题。而且，由于铜柱是预先制作的并且铜柱高度较高、半径小，很容易在封装作业过程中折断，从而导致产品报废。

而本发明实施例提供的集成电路封装体及其制造方法则可很好的解决上述问题。

图1是根据本发明的一个实施例的集成电路封装体10的纵向剖面示意图。

如图1所示，根据本发明一个实施例的集成电路封装体10包括封装基板11、第一集成电路元件12、第一绝缘壳体13、第二集成电路元件14、若干电连接结构16、第二绝缘壳体17以及若干外部引脚18。

其中，封装基板11具有第一表面111，例如上表面及与第一表面111相对的第二表面112，例如下表面。其中第一表面111上设有若干第一输入/输出引脚(图1未示出)以至少供电性连接第一集成电路元件12，第二表面112上设有若干第二输入/输出引脚15以至少供电性连接第二集成电路元件14，且第一输入/输出引脚进一步经封装基板11内部设置内埋电路结构等(未示出)与第二输入/输出引脚15中的相应者电性连接。第一集成电路元件12与第二集成电路元件14可以是裸片或贴装元件，可以是一个或多个。其中，第一集成电路元件12设置于封装基板11的第一表面111上，且经配置以与若干第一输入/输出引脚中的相应者电性连接，而第二集成电路元件14设置于封装基板11的第二表面112上，经配置以与第二表面112上的若干第二输入/输出引脚15中的相应者电性连接。若干第二输入/输出引脚15上还电性设置有若干电连接结构16，例如以刷锡膏、植锡球或金球、植凸块或布置被动元器件等方式设置。相应的，集成电路封装体10的若干电连接结构16可以是刷锡膏形成的结构、植锡球或金球形成的结构、植凸块形成的结构或布置被动元器件形成的结构。第一绝缘壳体13遮蔽封装基板11的第一表面111及第一集成电路元件12，第二绝缘壳体17遮蔽封装基板11的第二表面112、第二集成电路元件14及若干电连接结构16。若干外部引脚18电性设置于若干电连接结构16的相应者上且凸伸于第二绝缘壳体17外。第一集成电路元件12藉由第一输入/输出引脚，第二集成电路元件14藉由第二输入/输出引脚15，并进一步经封装基板11内部电路结构和设置在第二输入/输出引脚15上的电连接结构16进一步连接至外部引脚18，从而可实现第一集成电路元件12、第二集成电路元件14等与外部电路(未图示)之间的电连接。

图2-图8是根据本发明一实施例的集成电路封装体制造方法的制程示意图，该集成电路封装体制造方法可制造根据本发明实施例的集成电路封装体，例如如图1所示实施例的集成电路封装体10。

首先，提供一封装基板11。图2所示是待封装的封装基板阵列20的纵向剖面示意图。该待封装的封装基板阵列20可用于若干个待封装的封装单元30，每一封装单元30对应封装后的一集成电路封装体10。因版面局限，图2仅示出两个待封装的封装单元30的封装基板11，图3-8类似。每一封装单元30包括封装基板11，其具有相对的第一表面111及第二表面112。其中第一表面111上设有若干第一输入/输出引脚(未示出)，第二表面112上设有若干第二输入/输出引脚15。

可通过倒装贴片等封装工艺将第二集成电路元件14设置在封装基板11的第二表面112上，从而使第二集成电路元件14经配置而可与若干第二输入/输出引脚15中的相应者电连接(参见图3)。接着，如图4所示，通过在第二表面上刷锡膏、植锡球或金球、植凸块或布置被动元器件等方式在封装基板11的第二表面112上形成若干电连接结构16，例如该若干电连接结构16可电性设置在第二表面112上的若干第二输入/输出引脚15中的相应者上。

如图5所示，将包含电镀引脚18(即后期的外部引脚)和载板19的电镀框架21设置在若干电连接结构16上，其中，电镀框架21中的电镀引脚18与若干电连接结构16中的相应者电连接，例如可通过超声波处理或共金处理等手段实现的。其中，载板19一般由不锈钢材料制成，且电镀框架可先后经过常规的显影、蚀刻、金属电镀等步骤预制得到，此处不赘述。

之后，参见图6，通过打线等封装工艺将第一集成电路元件12设置在封装基板11的第一表面111上，从而使第一集成电路元件12经配置可与封装基板11中的第一输入/输出引脚中的相应者电性连接，并进而与第二若干输入/输出引脚15中的相应者电连接而电性连接至外部引脚18。

如本领域技术人员所能理解的，以上的第一集成电路元件12和第二集成电路元件14可以是一个或多个裸片或贴装元件，且各自的绑定方式依具体的封装要求而不同。此外，上述第一集成电路元件12与第二集成电路元件14的封装顺序并不受限于上述的实施例，例如可先封装第一集成电路元件12而非第二集成电路元件14。

接着，如图7所示，注塑形成遮蔽封装基板11的第一表面111、第一集成电路元件12的第一绝缘壳体13，以及遮蔽封装基板11的第二表面112、第二集成电路元件14、若干电连接结构16的第二绝缘壳体17，从而保护封装基板11的第一表面111和第二表面112上封装的集成电路元件及连接配置，且电镀框架21的载板19凸伸在第二绝缘壳体17的外面，基本实现封装基板11的第一表面111侧和第二表面侧112的模块封装。以上封装工艺均可采用本领域公知技术手段，故此处不赘述。

如图8所示，撕除电镀框架21的载板19从而暴露出电镀引脚18而形成外部引脚，接着可对封装基板阵列20进行切割以分离各封装单元30，即得到若干如图1所示的集成电路封装体10。

相较于传统的双面封装设计，本发明实施例提供的集成电路封装体及其制造方法具有以下优点：

首先，本发明实施例中使用的电镀框架具有硬度较高的载板19。在塑封阶段，载板19可以为整个集成电路封装体10提供有力的支撑，不会出现如传统设计中翘曲和形变的现象，提高了最后封装体的良品率，而且，在塑封结束后，直接撕除载板19就可以，没有增加工艺流程的复杂度。

其次，在不改变原有量产的塑封模具的情况下，本发明实施例提供的制造方法不同于传统双面封装需要双面两次分别注塑的工艺，其只需要进行一次注塑就可以，简化了了工艺流程，同时节约了生产成本。

本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。