基于纳米颗粒的电阻式存储器设备及其制造方法与流程

本申请要求2017年1月23日提交的美国临时专利申请序列号62/449,351以及2017年6月29日提交的美国非临时申请序列号15/637,357的优先权权益，这些申请的全部内容以引用方式并入本文。

本公开整体涉及半导体设备领域，并且具体地涉及采用纳米颗粒的电阻式存储器设备及其制造方法。

背景技术：

电阻式随机存取存储器(reram)设备是指采用材料的多个电阻状态的非易失性存储器(nvm)设备。reram设备具有以低成本提供高存储器密度的潜力，并且具有快速读取/写入存取时间和高耐久性。

技术实现要素：

根据本公开的一个实施方案，一种制造存储器单元的方法，包括形成第一电极；提供聚合物接枝的存储器材料纳米颗粒，其形成由聚合物配体制成的包埋存储器材料纳米颗粒的聚合物基体；以及形成第二电极。

根据本公开的另一个实施方案，一种屏障调制存储器单元，包括第一电极；可变电阻区，该可变电阻区包括金属氧化物纳米颗粒和与金属氧化物纳米颗粒接触的屏障材料；和第二电极。

根据本公开的另一个实施方案，一种投射式存储器单元，包括第一电极、第二电极以及定位在第一电极和第二电极之间的可变电阻区。可变电阻区包括硫属元素化物相变存储器材料纳米颗粒和投射材料衬垫，该投射材料衬垫将第一电极连接到第二电极。投射材料衬垫具有介于硫属元素化物相变存储器材料的低电阻状态和高电阻状态之间的电阻率。

附图说明

图1a示出聚合物接枝的纳米颗粒。根据本公开的第一实施方案，聚合物链(配体)被接枝到纳米颗粒核。

图1b示出通过旋涂沉积到衬底上的聚合物接枝的纳米颗粒。根据本公开的第一实施方案，为了清楚起见，单独的聚合物链未示出，并且通过由聚合物链形成的均匀基体表示。

图1c示出干燥的聚合物接枝的纳米颗粒，其形成密集阵列并且配体互穿并形成均匀基体。根据本公开的第一实施方案，这些配体使颗粒保持处于均匀距离并且形成包埋聚合物基体。

根据本公开的第一实施方案，图1d示出溶剂退火步骤，该步骤用于促进自组装并重新布置纳米颗粒。

根据本公开的第一实施方案，图2a、图2b和图2c示意性地示出用于制造第一示例性电阻式存储器单元的工艺流程，该第一示例性电阻式存储器单元包括穿过第一电极之上的绝缘层的开口。

根据本公开的第一实施方案，图3a、图3b和图3c示意性地示出在第一示例性电阻式存储器单元的不同构型内组装的聚合物接枝的纳米颗粒，每个构型包括具有不同尺寸和纵横比的开口。

根据本公开的第一实施方案，图4a、图4b和图4c示出在通过热处理和/或使样品暴露于脱下配体的酸或溶剂蒸气而去除聚合物基体以及沉积第二电极之后第一示例性电阻式存储器单元的各种构型。

根据本公开的第二实施方案，图5a、图5b和图5c示出在形成第二电极之前去除配体的第二示例性电阻式存储器单元的第一、第二和第三构型的制造工艺。

根据本公开的第三实施方案，图6示出用于制造第三示例性电阻式存储器单元的ald渗透合成、聚合物去除、基体硬化、剥离和第二电极沉积的加工步骤。

根据本公开的第四实施方案，图7a和图7b示出沿着单元的壁具有“投射材料”的第四示例性存储器单元。可按与第一实施方案或第二实施方案中相同的方式沉积和处理纳米颗粒。

根据本公开的第五实施方案，图8a和图8b示出沿着单元的壁具有“投射材料”的第五示例性存储器单元。根据第三实施方案，可沉积纳米颗粒并且利用ald渗透合成来填充单元。

根据本公开的第六实施方案，图9a至图9c示出在第二电极和第一电极之间具有收缩区的第六示例性存储器单元。根据第一实施方案至第三实施方案中的任一项，可形成纳米颗粒。

根据本公开的第七实施方案，图10a和图10b示出屏障存储器单元类型的第七示例性存储器单元。

根据本公开的第八实施方案，图11示出包括纳米颗粒核的第七示例性存储器单元，每个纳米颗粒核具有内核和外壳。

根据本公开的第八实施方案，图12a是包括平面层的第九示例性存储器单元的第一构型的透视图。

图12b是图12a的第九示例性存储器单元的第一构型的示意性竖直截面图。

根据本公开的第八实施方案，图12c是包括平面层的第九示例性存储器单元的第二构型的透视图。

图12d是图12c的第九示例性存储器单元的第二构型的示意性竖直截面图。

根据本公开的第十实施方案，图13是第十示例性存储器单元的竖直截面图。

图14a至图14e示出可用于形成本公开的第三至第十二示例性结构中的任何一者的加工步骤的序列。

图15a至图15f示出可用于形成本公开的第三至第十二示例性结构中的任何一者的加工步骤的另一个序列。

具体实施方式

如上所讨论，本公开涉及采用纳米颗粒的电阻式存储器设备及其制造方法，在下面描述了其各个方面。附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，“过程中”结构或“瞬态”结构是指随后被修改的结构。

如本文所用，“纳米颗粒”是最大尺寸(诸如直径)小于100微米(诸如小于1微米，例如1nm至900nm，诸如2nm至500nm，包括5nm至100nm)的颗粒。多个纳米颗粒包括平均最大尺寸在一个或多个上述范围内的颗粒。纳米颗粒可以是单晶的(即，纳米晶体)、多晶的或无定形的。

如本文所用，“聚合物”是指通过聚合形成且包括重复结构单元(例如，基本上由重复结构单元组成)的化合物或化合物的混合物。例如，在一个实施方案中，聚合物可以是由以一种或多种类型的单体单元的序列为特征的分子组成的物质，并且包含含有与至少一个其他单体单元或其他反应物共价键合的至少三个单体单元的单一主要重量的分子，并且由小于具有相同分子量的单一主要重量的分子组成。聚合度(即，聚合物中的单体单元的数量)可在1,000至100,000的范围内，但也可采用更小和更大的数量。单体单元是聚合物中的单体的反应形式。

如本文所用，“层”是指包括具有厚度的区的材料部分。层可在下层或上覆结构的整体之上延伸，或者可具有小于下层的或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、竖直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、在其上方和/或在其下方具有一个或多个层。

如本文所用，“半导体材料”是指具有在1.0×10^-6s/cm至1.0×10⁵s/cm的范围内的电导率的材料。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0×10^-6s/cm至1.0×10⁵s/cm的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0s/cm至1.0×10⁵s/cm的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”是指将空穴添加到带结构内的价带的p型掺杂剂，或者将电子添加到带结构内的导带的n型掺杂剂。如本文所用，“导电材料”是指具有大于1.0×10⁵s/cm的电导率的材料。如本文所用，“绝缘材料”、“绝缘体材料”或“介电材料”是指具有小于1.0×10^-6s/cm的电导率的材料。如本文所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以变成导电材料(即，具有大于1.0×10⁵s/cm的电导率)的半导体材料。“掺杂半导体材料”可以是重掺杂半导体材料，或可以是包括呈提供在1.0×10^-6s/cm至1.0×10⁵s/cm的范围内的电导率的浓度的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不被掺杂有电掺杂物的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文所用，“金属材料”是指其中包括至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。

如本文所用，“电阻式存储器材料”或“可逆电阻转换材料”是可通过在材料两端施加电压来改变电阻率的材料。如本文所用，“电阻式存储器材料层”是指包括电阻式存储器材料的层。如本文所用，“电阻式存储器材料纳米颗粒”是指包括电阻式存储器材料的纳米颗粒。如本文所用，“电阻式存储器元件”是指包括电阻式存储器材料的一部分的呈一定构型的元件，该构型实现电阻式存储器材料编程为具有不同电阻值的至少两个状态。

根据本公开的一个方面，提供了采用包括电阻式存储器材料的纳米颗粒的结构，该结构可用于在衬底表面上的设备区域中提供不会限制用于存储器转换的活性界面的量的设计。由于纳米颗粒包埋在存储器单元内，活性界面的量由与包埋介质接触的纳米颗粒的表面积的量或两个电极之间的纳米颗粒的量决定。活性界面的总量可由纳米颗粒的尺寸和密度调谐，并且不受衬底上的单元面积(占用面积)的限制。此外，两种或更多种类型的纳米颗粒的共混物或超晶格可包埋在存储器单元中。该特征提供界面工程方面的灵活性以及用于多级和/或神经形态存储器单元的潜在路径。

本公开提供基于纳米颗粒的电阻式存储器设备，其可用于促进转换体积的控制和再现性以及电阻水平的稳定性。提供基于纳米颗粒的电阻式存储器单元的各种实施方案。本公开的纳米颗粒可为配体接枝的导电金属氧化物纳米颗粒或配体接枝的硫属元素化物纳米颗粒。

相变存储器材料的转换体积或屏障调制存储器材料的活性界面由纳米颗粒的尺寸限制和控制，并且不受编程电压显著影响。本公开的配体接枝的纳米颗粒提供通向纳米复合材料存储器单元的路径，可在此调谐基体材料的特性用于更好的可靠性和性能。

在一些实施方案中，有机配体包括聚合物配体或单体配体，这些单体配体随后聚合以形成聚合物配体，在一些实施方案中，聚合物涂布的电阻式存储器纳米颗粒可提供下列一个或多个优点：(a)使用标准旋涂在晶圆级之上均匀涂布(并不认为这不可能使用如本领域已知的烷基链配体实现)；(b)均匀填充10nm至100nm的范围内的较小深腔体；(c)通过ald渗透合成来填充在颗粒之间的空间的复合材料存储器单元以及用于调谐电阻率的材料的选择；(d)通过纳米颗粒尺寸的选择来控制转换体积以及通过填充材料的选择来调谐电阻率；以及(e)用于多级存储器单元的设计。

根据本公开的第一实施方案，可使用聚合物涂布的纳米颗粒实现均匀且共形的涂布或填充。第一实施方案中不需要附加的空间填充或附加的材料。

参见图1a，示出根据本公开的实施方案的配体接枝的纳米颗粒(51,53)。配体接枝的纳米颗粒(51,53)中的每一者包括纳米颗粒核(即，纳米颗粒)52以及接枝到纳米颗粒核52的配体51。纳米颗粒核52包括电阻式存储器材料。包括纳米颗粒核52和附接的配体51的每个配体接枝的纳米颗粒是最大尺寸(诸如直径)小于1微米、小于300nm、小于100nm和/或小于30nm且大于1nm的纳米颗粒。在一个实施方案中，配体接枝的纳米颗粒(51,52)中的每一者可包括含有选自导电金属氧化物、半导体金属氧化物和硫属元素化物材料的第一材料的纳米颗粒核52，并且还包括接枝到纳米颗粒核52的配体51。

在一个实施方案中，纳米颗粒52可包括本领域已知的任何硫属元素化物电阻式存储器材料。在一个实施方案中，纳米颗粒(例如，纳米颗粒核)52包括优选地具有2nm至100nm的范围内的直径的硫属元素化物纳米颗粒，诸如gete、gesbte、aginsbte等。

纳米颗粒可用聚合物配体封端，这些聚合物配体诸如为聚苯乙烯(ps)、聚乙烯基2乙烯基吡啶(p2vp)、聚乙烯基4乙烯基吡啶(p4vp)、聚二甲基硅氧烷(pdms)、聚甲基丙烯酸甲酯(pmma)等。这些聚合物配体可具有0.5kg/mol至50kg/mol的范围内的分子量。纳米颗粒分散在聚合物配体的合适的溶剂(例如，甲苯、甲基异丁基酮(mibk)、甲基乙基酮(mek)、丙酮、二甲基甲酰胺(dmf)、氯苯等)中。聚合物链(配体)在图1a的加工步骤处接枝到纳米颗粒核以形成聚合物接枝的纳米颗粒。

在另一个实施方案中，纳米颗粒52可包括提供具有不同电阻率的至少两个电阻状态的金属氧化物材料。纳米颗粒52在所述至少两个电阻状态中的每个电阻状态下可为半导体的或导电的。换句话讲，纳米颗粒52在所述至少两个电阻状态中的每个电阻状态下可具有1.0×10^-6s/cm至1.0×10¹⁰s/cm的范围内的电导率。

在一个实施方案中，纳米颗粒52包括用于屏障调制单元(bmc)的金属氧化物材料，该金属氧化物材料选自氧化钛、氧化铪、氧化锌、氧化钒、氧化铌、氧化钽、钛酸锶和氧化锡。金属氧化物材料的示例包括略微亚化学计量的金属氧化物，诸如tio2-δ、srtio3-δ、nbo2-δ或nb:srtio3-δ，其中δ的值可独立地选自0至0.5的范围，诸如大于零至0.15(即，以形成亚化学计量的缺氧金属氧化物)。例如，金属氧化物材料可为氧化钛，诸如对于每个钛原子具有小于两个氧原子的亚化学计量氧化钛。在一个实施方案中，金属氧化物在热力学平衡时可具有1.0×10²⁰/cm³至1.0×10²¹/cm³的范围内的高浓度自由电子。

屏障调制单元是在纳米颗粒52和相邻材料之间的界面处形成能障的非丝状存储器单元(即，未形成导电细丝)。可通过氧空位和/或间隙氧离子向界面之内和之外的扩散来调制屏障的能宽和能高。界面处的能带结构的调制可提供可变电阻区的总电阻率的变化。可通过向电阻式存储器单元施加电压来重新布置空位和/或间隙氧离子。相邻材料可包括无定形硅、锗、氧化硅、氧化铝、氧化钽等。

在一个实施方案中，配体51包括有机材料，诸如官能化烷基链或聚合物配体中的至少一种。在采用聚合物配体的情况下，聚合物配体可根据实施方案提供单独或组合的以下属性。本公开的实施方案的聚合物配体可通过旋涂和溶剂退火来促进单元腔体的均匀沉积和均匀填充。本公开的聚合物配体可在溶剂退火期间提供纳米颗粒的均匀间隔和规则组装。可利用在颗粒之间提供的间隔以及由配体制成的聚合物基体的存在来制造多级单元。在颗粒之间提供的间隔以及聚合物基体的存在可实现使用原子层沉积前体在聚合物基体内的渗透合成。这继而可实现与“投射式存储器单元”类似但能更好控制相变材料的转换体积的单元的制造。

在一些实施方案中，配体接枝的纳米颗粒可共形且均匀地填充深沟槽，因为它们经过溶液加工。组成和化学计量不受要填充的单元的深度的影响，而ald或pecvd沉积方法在沟槽太深时存在均匀性问题。

配体接枝的纳米颗粒(51,52)包括由配体链51拴系的纳米颗粒核52(其可包括硫属元素化物或金属氧化物材料)，如图1a所示。配体接枝的纳米颗粒可溶解于有机溶剂中，并且然后沉积在衬底之上。一旦溶剂蒸发，纳米颗粒(51,52)就紧密组装在一起。聚合物链彼此互穿，而且还防止颗粒接触。

参见图1b，示出在干燥液体分散体250之前的制造期间的第一示例性电阻式存储器单元。包含导电材料的第一电极20形成在衬底10上。将用有机或聚合物配体51封端的纳米颗粒52溶解于溶剂54中以提供液体分散体250。采用施加器920将包括配体接枝的纳米颗粒(51,52)的液体分散体250从容器150分配在第一电极20的顶部表面上。施加方法可选自但不限于旋涂、浸涂、滴涂、喷雾、喷墨印刷和印花转移。如本文所用，“液体分散体”是指悬浮颗粒的液体溶液。

在一个例示性示例中，通过旋涂将配体接枝的纳米颗粒(51,52)沉积到衬底10上。例如，可将配体接枝的纳米颗粒(51,52)的液体分散体250旋涂在衬底10上以形成在晶圆之上具有均匀覆盖度的膜。可将膜覆盖度调谐到亚单层到数十层的范围内。

参见图1c，可执行干燥工艺。当被干燥时，配体接枝的纳米颗粒(51,52)形成密集阵列，其中配体互穿并形成均匀基体53。因此，组装的材料形成包埋在配体51所形成的聚合物基体53中的纳米颗粒52的复合材料，如图1c所示。应当理解，载体溶剂从液体分散体250蒸发导致液体分散体转化为膜，而不再是液体。该膜含有基体53和纳米颗粒核52的组合。如果在液体分散体中提供聚合物接枝的纳米颗粒，则该膜可为聚合物接枝的纳米颗粒的膜。配体51使颗粒保持处于均匀距离并且形成包埋聚合物基体53。在后续附图中，为了清楚起见，省略了单独的聚合物链并将其替换为由其形成的均匀基体53。虽然在后续附图中未明确示出单独的聚合物链，但应当理解，聚合物链存在于由聚合物形成的连续包埋基体中。

参见图1d，溶剂退火步骤可任选地用于促进重新布置纳米颗粒52的自组装。例如，可将衬底10送入溶剂退火室930，在此使膜暴露于合适的溶剂(甲苯、mibk、mek、丙酮、dmf等)的受控蒸气压。颗粒的软冠状物中的聚合物溶胀并且促进颗粒组装体重新布置成均匀、有序结构。

纳米颗粒52和基体53的组合构成包括纳米颗粒核52的可变电阻区。第二电极(未示出)可形成在可变电阻区上以形成电阻式存储器单元。

可在施加液体分散体250之前在衬底10之上形成凹槽、开口、沟槽、腔体或其他几何形状。例如，可在第一电极20之上形成绝缘层，并且可穿过绝缘层形成开口，并且可由纳米颗粒52和基体53填充该开口以限定存储器单元。

参见图2a至图2c，示出用于在第一电极20之上的绝缘层40中形成开口39的制造工艺。可例如通过溅射、气相沉积、离子束沉积、ald等将第一电极20沉积在衬底10上，如图2a所示。包括介电材料(例如，氧化硅)的绝缘层40可沉积在第一电极20上。抗蚀剂材料层47可形成在绝缘层上，该抗蚀剂材料层可为光致抗蚀剂、电子束抗蚀剂、纳米压印抗蚀剂或嵌段共聚物。

参见图2b，可例如通过光刻曝光和显影或通过压印来使开口在抗蚀剂材料层47中图案化。开口的最大横向尺寸l可例如在配体接枝的纳米颗粒(51,52)的最大横向尺寸的1.2倍至配体接枝的纳米颗粒(51,52)的最大横向尺寸的100,000倍的范围内。

参见图2c，可通过采用图案化的抗蚀剂材料层47作为蚀刻掩模的蚀刻工艺来形成延伸穿过绝缘层40的开口39。蚀刻工艺可为各向异性蚀刻工艺或各向同性蚀刻工艺。开口的深度d可与绝缘层40的厚度相同，其可在1nm至10微米的范围内。第一电极20的顶部表面在开口39的底部处物理地暴露。此时可(例如，通过灰化)去除图案化的抗蚀剂材料层47，或使其留在绝缘层40之上以用作图3a至图4c所示的后续步骤中的剥离层。

图3a至图3c示出后续加工步骤，在该步骤中施加液体分散体250并使之干燥以形成基体53(其可为聚合基体)和纳米颗粒核52的组合。应当理解，载体溶剂从液体分散体250蒸发导致液体分散体转化为膜，而不再是液体。该膜含有基体53和纳米颗粒核52的组合。如果在液体分散体中提供聚合物接枝的纳米颗粒，则该膜可为聚合物接枝的纳米颗粒的膜。

图3a至图3c示出具有不同尺寸和纵横比的开口的不同构型。例如，绝缘层40的厚度可在配体接枝的纳米颗粒(51,52)的最大厚度至配体接枝的纳米颗粒(51,52)的最大厚度的两倍的范围内，如图3a所示。另选地，绝缘层40的厚度和绝缘层40中的开口39的最大横向尺寸可超过配体接枝的纳米颗粒(51,52)的最大厚度的两倍，如图3b所示。还另选地，穿过绝缘层40的开口39的最大横向尺寸可小于配体接枝的纳米颗粒(51,52)的最大横向尺寸的两倍，并且开口39可被构造为容纳多个配体接枝的纳米颗粒(51,52)的竖直堆叠，如图3c所示。也可采用图3a至图3c之间的任何中间构型。可采用上文描述的方法或采用下文将描述的任何方法来执行液体分散体250的施加以及基体53和纳米颗粒核(即，纳米颗粒)52的组合的形成。

图4a至图4c，可例如通过溶剂中的溶解，通过剥离，或通过灰化来去除抗蚀剂材料层47，以剥离定位在层47之上的基体53的部分并留下开口39中的基体53的另一个部分。

通过导电材料的沉积来在绝缘层40的顶部表面上形成第二电极80，该导电材料可为金属材料(例如，tin、tan、w、al、cu、pt、ti等)或重掺杂半导体材料(诸如掺杂硅，包括原子浓度大于1.0×10²⁰/cm³的p型掺杂剂或n型掺杂剂)。可在图4a、图4b和图4c的设备之上形成附加的存储器设备级以形成三维reram设备。在一个实施方案中，基体53中的所有纳米颗粒核52的至少50％(其可超过80％和/或超过90％)不与基体53内的任何其他纳米颗粒核52物理地接触。

图4a至图4c所示的第一示例性存储器单元是具有单种类型纳米颗粒核52的全封闭式存储器单元的示例。在绝缘层40中制造沟槽或孔形式的腔体(即，开口)。用纳米颗粒核52填充该腔体，这些纳米颗粒核包括第一电阻式存储器材料并且包埋在包含基体材料的基体53中。第一电极20和第二电极80中的一者可为具有接触基体50的平面顶部表面的底部电极，并且第一电极20和第二电极80中的另一者可为具有接触基体50的平面底部表面的顶部电极。第一示例性存储器单元的各种尺寸可改变以在单层布置(诸如图4a的构型)中、在多层布置(诸如图4b的构型)中、或在柱状布置(诸如图4c的构型)中含有一到数百、数千或数百万之间的任何数量的纳米颗粒核52。

根据本公开的另一个方面，可在形成第二电极80之前去除配体51或基体53。根据本公开的第二实施方案，图5a、图5b和图5c示出在形成第二电极80之前去除配体51或去除基体53的第二示例性电阻式存储器单元的第一、第二和第三构型的制造工艺。在将液体分散体250施加到开口39中之后，可采用选自热分解、等离子处理或暴露于从纳米颗粒核52脱下聚合物配体的溶剂或酸蒸气的至少一种工艺，去除配体51或从液体分散体250衍生的基体53。例如，可通过热分解和/或通过使样品暴露于从纳米颗粒核52脱下聚合物的溶剂或酸蒸气来去除配体51。

在去除配体51后，纳米颗粒52塌陷，并且任选地可被烧结，如图5a、图5b和图5c中所描绘。在这种情况下，在去除配体51之后，纳米颗粒52可接触其他纳米颗粒52以在第一电极20和第二电极80之间提供由纳米颗粒52的子集组成的连续路径。在该实施方案中，最终存储器设备中没有基体材料。在一个实施方案中，在去除配体51之后，所有纳米颗粒52的至少50％(诸如超过80％和/或超过90％)可接触另一个纳米颗粒52。在该实施方案中，纳米颗粒52的组装体构成不含基体的可变电阻区。

随后，第二电极80沉积在纳米颗粒核52的组装体的顶部上，如图5a、图5b和图5c的右侧附图所示。可在图5a、图5b和图5c的设备之上形成附加的存储器设备级以形成三维reram设备。

参见图6，示出根据本公开的第三实施方案的第三示例性电阻式存储器设备。在第三实施方案中，可通过渗透原子层沉积(ald)合成来回填(即，替换)在图3a至图3c的加工步骤处提供的基体53(其可为有机基体，诸如聚合物基体)。在该实施方案中，有机基体可被替换为无机基体。该制造可与第一实施方案中相同，一直到配体接枝的纳米颗粒(51,52)在开口39中的沉积和任选的退火，如图3a至图3c所示。随后，可将示例性电阻式存储器设备放入ald室中，基体53在此暴露于以蒸气相供应的ald工艺的前体材料155的分子。前体材料155的分子渗透基体53，并且在纳米颗粒核52周围或沿着基体53的聚合物链生长材料，具体取决于聚合物链的功能。该工艺被称为原子层沉积渗透工艺，并且引起前体材料155渗透到基体53中。在一个实施方案中，前体材料155在与配体接枝的纳米颗粒51中的材料(其可为基体53的形式)反应或该配体接枝的纳米颗粒51中的材料的取代后形成改性基体156(即，新基体)。

在一个实施方案中，前体材料155可与配体51(如结合到基体53中)反应以形成半绝缘材料。如果前体材料155结合到基体53的聚合物链，则沿着基体53中的这些链发生ald合成。这形成持久基体，诸如无机基体，其在本文称为改性基体156。任选地，随后可针对改性基体156有选择性地去除初始基体53的未反应部分。

另选地，如果聚合物链对这些前体是惰性的，则可在纳米颗粒核52周围发生ald合成。在这种情况下，配体接枝的纳米颗粒(51,52)可包括纳米颗粒壳(定位在纳米颗粒核52和配体51之间；未明确示出)，这些纳米颗粒壳封闭纳米颗粒核52中的相应一个且直接附接到配体51，并且这些配体对前体材料可为惰性的。在这种情况下，前体材料可与纳米颗粒壳反应以形成改性基体156的半绝缘或绝缘材料。

在ald渗透合成之后，可任选地通过等离子处理(o2、co2、h2-ar、chf3和/或cf4)或通过热处理来去除初始聚合物基体53的任何剩余部分。可在聚合物去除步骤之后进行持久基体硬化步骤以硬化由ald形成的改性基体156(即，持久基体)。如果采用了任选的抗蚀剂材料层47(诸如剥离层)，则可在之后去除此类抗蚀剂材料层47。接下来，沉积第二电极80以形成电阻式存储器单元。

在一个实施方案中，基体156中的所有纳米颗粒核52的至少50％(其可超过80％和/或超过90％)不与基体156内的任何其他纳米颗粒核52物理地接触。无机基体156可防止纳米颗粒核52的相邻对的主要部分(即，至少50％)之间的直接接触。

在一个实施方案中，金属氧化物纳米颗粒52和无机基体156的组合构成屏障调制单元(bmc)的可变电阻区50。无机基体156形成bmc的屏障，并且充当间隙氧离子向金属氧化物纳米颗粒52之内和之外扩散的氧气清除剂或储存器。

例如，无机基体材料156可为但不限于无定形硅、氧化硅、氧化钽和锗。金属氧化物纳米颗粒52包括用于屏障调制单元(bmc)的金属氧化物材料，该金属氧化物材料选自氧化钛、氧化铪、氧化锌、氧化钒、氧化铌、氧化钽、钛酸锶和氧化锡。金属氧化物材料的示例包括略微亚化学计量的金属氧化物，诸如tio2-δ、srtio3-δ、nbo2-δ或nb:srtio3-δ，其中δ的值可独立地选自0至0.5的范围，诸如大于零至0.15(即，以形成亚化学计量的缺氧金属氧化物)。例如，金属氧化物材料可为氧化钛，诸如对于每个钛原子具有小于两个氧原子的亚化学计量氧化钛。

可变电阻区50根据金属氧化物纳米颗粒52和无机基体156的状态而在第一电极20和第二电极80之间提供不同电阻。例如，在无机基体156和纳米颗粒52之间的界面处形成能障。可通过氧空位和/或间隙氧离子向界面之内和之外的扩散来调制屏障的能宽和能高。在无机基体156和纳米颗粒52之间的界面处的能带结构的调制可提供可变电阻区的总电阻率的变化。可通过向电阻式存储器单元施加电压来重新布置空位和/或间隙氧离子。

在另一个实施方案中，电阻式存储器单元包括投射式存储器单元，诸如koelmans,w.w.；sebastian,a.；jonnalagadda,v.p.；krebs,d.；dellmann,l.；eleftheriou,e.,projectedphase-changememorydevices.naturecommunications2015,6(koelmans,w.w.、sebastian,a.、jonnalagadda,v.p.、krebs,d.、eleftheriou,e.，“投射式相变存储器设备”，《自然-通讯》，2015年，第6卷)中所述的单元，该文献全文以引用方式并入本文。在投射式存储器单元中，通过在具有电阻率ρm的两个单元电极之间提供投射材料而使相变存储器材料中的电阻存储物理机构从信息检索过程脱离，该电阻率介于相变存储器材料的低电阻状态和高电阻状态之间(即，ρl<ρm<ρh，其中ρl和ρh分别表示相变存储器材料的低电阻状态(即，结晶状态)和高电阻状态(例如，无定形状态)的电阻率)。在读取操作期间，电流流过在这些电极之间的投射材料，而不流过高电阻状态(例如，无定形状态)的相变存储器材料。

参见图7a和图7b，示出根据本公开的第四实施方案的第四示例性电阻式存储器单元。存储器单元是投射式存储器单元，包括“投射材料”，即具有电阻率ρm的不同材料的薄共形层。该材料可共形地涂布在穿过绝缘层40的开口的侧壁上并且涂布在第一电极20的顶部表面的物理地暴露部分上以形成投射材料衬垫254。例如，投射材料衬垫254可包括用于硫属元素化物相变材料纳米颗粒52的tin衬垫。可通过ald或pecvd形成投射材料衬垫254。沉积在第一电极20的顶部和顶部表面上的投射材料衬垫254可保留(如图7a所示)，或可通过各向异性蚀刻来回蚀以形成圆柱形投射材料衬垫256(如图7b所示)。然而，可遵照第一或第二实施方案的加工步骤以产生基于纳米颗粒的电阻式存储器单元。投射材料的电阻率被调谐为使得单元在读取期间更稳定。

参见图8a和图8b，示出本公开的第五实施方案。使用具有第四实施方案的投射材料的投射式存储器单元，然后进行第三实施方案的步骤以便产生具有由ald渗透材料所形成的改性基体156围绕的纳米颗粒核52的单元。

参见图9a至图9c，示出根据本公开的第六实施方案的第六示例性电阻式存储器单元。如第一实施方案中那样穿过绝缘层40形成开口，但修改之处是引起了收缩区的形成。例如，可在第一电极20之上形成包括牺牲材料(诸如多晶硅或碳)的牺牲截头锥体，其厚度大于牺牲截头锥体的高度。可通过光致抗蚀剂层的光刻图案化以及采用图案化的光致抗蚀剂层作为蚀刻掩模的引发锥形的蚀刻(其包括各向同性蚀刻和各向异性蚀刻的组合)来执行牺牲截头锥体的图案化。可穿过绝缘层40的上部执行另一个引发锥形的蚀刻以暴露牺牲截头锥体的顶部表面，随后针对绝缘层40有选择性地去除该顶部表面。

在穿过绝缘层40的开口内具有最小水平截面面积的区是收缩区。因此，收缩区的水平截面面积小于开口的顶部周边的水平截面面积并且小于开口的底部周边的水平截面面积。

随后，可执行前述实施方案中任一项的加工步骤。穿过绝缘层40的开口在顶部电极和第一电极(20,80)之间具有变窄部。变窄尺寸限制可占据空间的纳米颗粒核53的数量，从而减小转换体积。该收缩在收缩区中产生更高的电流密度(安培/单位面积)，从而增加该区的温升。减小的体积和更高的电流密度的组合将增强相转变，即，重置/无定形化减小的电流。

参见图10a和图10b，根据本公开的第七实施方案的第七电阻式存储器单元包括屏障调制单元(bmc)。在图10a中，金属氧化物纳米颗粒52和无机基体356的组合构成屏障调制单元(bmc)的可变电阻区50。无机基体356形成bmc的屏障，并且充当间隙氧离子向金属氧化物纳米颗粒52之内和之外扩散的氧气清除剂或储存器。无机基体356可与通过渗透原子层沉积(ald)合成所形成的改性基体156相同。另选地，无机基体356可以是通过除渗透原子层沉积(ald)合成之外的方法形成的不同基体材料。

例如，无机基体材料356可为但不限于无定形硅、氧化硅、氧化钽和锗。金属氧化物纳米颗粒52包括用于屏障调制单元(bmc)的金属氧化物材料，该金属氧化物材料选自氧化钛、氧化铪、氧化锌、氧化钒、氧化铌、氧化钽、钛酸锶和氧化锡。金属氧化物材料的示例包括略微亚化学计量的金属氧化物，诸如tio2-δ、srtio3-δ、nbo2-δ或nb:srtio3-δ，其中δ的值可独立地选自0至0.5的范围，诸如大于零至0.15(即，以形成亚化学计量的缺氧金属氧化物)。例如，金属氧化物材料可为氧化钛，诸如对于每个钛原子具有小于两个氧原子的亚化学计量氧化钛。

参见图10b，在bmc中形成多种类型的纳米颗粒(52,62)。因此，除了液体分散体250中提供的纳米颗粒52(其在本文称为第一纳米颗粒)之外，还可将具有与纳米颗粒52不同的组成的附加的纳米颗粒62(其在本文称为第二纳米颗粒)引入到分配的液体分散体250中，并且随后可将其施加在第一电极20之上(诸如在绝缘层40中的开口内)。附加的纳米颗粒62包括选自以上导电金属氧化物或半导体金属氧化物的另一种材料。在这种情况下，可形成具有纳米颗粒(52,62)共混物的封闭的电阻式存储器单元。

所述两种或更多种不同的材料以特定摩尔比共混。当每种类型的纳米颗粒(52,62)在液体分散体250内呈相对单分散时，可在基体(53,156,356)中或在没有基体的情况下(例如，在图5a至图5c所示的构型中)获得规则和周期超晶格。在这种情况下，每种类型的纳米颗粒占据超晶格上的特定位点。这样，通过调谐该共混物中的每个群体的平均尺寸及其摩尔分数，可以设计超晶格将在电阻式存储器单元内如何组装。图10b示出具体示例，但也可采用其他单元几何形状。也可采用纳米颗粒(52,62)的各种尺寸比率以及超过两种类型的纳米颗粒(52,62)的不同共混物。

另外，可通过相应液体分散体250的取代，将第七实施方案中的多种(例如，两种、三种、四种等)类型纳米颗粒(52,62)的混合物的特征结合到前述示例性电阻式存储器单元的每一者中。

参见图11，根据本公开的第八实施方案的第八电阻式存储器单元包括纳米颗粒72，这些纳米颗粒可用于代替任何前述实施方案中的纳米颗粒核52。纳米颗粒72可包括包含第一材料的内核74以及外壳76，该外壳围绕内核74并且包含与第一材料不同的第二材料。第一材料和第二材料各自可独立地选自导电金属氧化物、半导体金属氧化物和硫属元素化物材料(诸如硫属元素化物相变材料)，条件是第二材料不同于第一材料。提供了具有核壳型纳米颗粒72的全封闭式存储器单元。

每个纳米颗粒72的外壳76围绕内核74以向纳米颗粒72添加电子、光学和/或催化特性的功能。特别地，外壳76的第二材料可被选择为促进如材料对中的电子-空穴对的电荷分离。此类材料对的示例是包含tio2的内部纳米颗粒核74以及包含sno2的外部纳米颗粒壳76。

任选地，具有不同内核材料或不同外壳材料或两者的纳米颗粒72的共混物可用于添加附加的功能。另外，可通过第八实施方案的至少一种类型纳米颗粒72取代前述实施方案的纳米颗粒52，将第八实施方案中包括相应内核74和相应外壳76的至少一种类型纳米颗粒72的特征结合到前述示例性电阻式存储器单元的每一者中。例如，纳米颗粒72可定位在上述bmc中，其中内核74包含金属氧化物(例如，亚化学计量氧化钛)并且外壳76包含屏障材料，诸如无定形硅、锗、氧化硅、氧化钽、氧化铝等。

根据本公开的第九实施方案，基于纳米颗粒的存储器单元可包括纳米颗粒组装体或纳米复合材料的薄膜。图12a和图12b示出仅采用一种类型的纳米颗粒核52的第一构型，并且图12c和图12d示出采用多种类型的纳米颗粒(52,62)(其可为两种或更多种类型的纳米颗粒(52,62)的共混物)的第二构型。

第一电极20可形成在衬底10的顶部表面上。可通过将液体分散体250直接施加在第一电极20的顶部表面上来形成包括一个单层纳米颗粒{52、{52,62}或72}或2至10个单层纳米颗粒{52、{52,62}或72}的薄膜。可省略或可不省略图案化的绝缘层40。相应地，可变电阻区50可形成为图案化层或形成为覆盖(未图案化)层。第二电极80可在可变电阻区50上形成为覆盖膜。随后可例如通过光致抗蚀剂层的施加和光刻图案化以及采用光致抗蚀剂层作为蚀刻掩模的蚀刻工艺，使第二电极80、可变电阻区50和/或第一电极20图案化。

在一个实施方案中，第一电极20可形成为衬底10之上的平面层，并且从液体分散体250衍生的基体可形成在第一电极20的顶部表面上。在一个实施方案中，由液体分散体250形成的基体的厚度可小于配体接枝的纳米颗粒(51,52)的最大尺寸的两倍。在这种情况下，可变电阻区50的厚度可小于纳米颗粒52的最大尺寸的两倍。第二电极80可形成在可变电阻区50上。

参见图13，示出根据本公开的第十实施方案的第十示例性存储器单元。绝缘层(例如，氧化硅)240和导电层(例如，tin和/或w)220的交替堆叠可形成在衬底210之上。衬底210可包括硅衬底，该硅衬底包含上覆绝缘材料，诸如氧化硅、玻璃、介电金属氧化物和/或氮化硅。每个绝缘层240和每个导电层220可具有10nm至1,000nm的范围内的相应厚度。通过使绝缘层240和导电层220的交替堆叠图案化来形成至少一个开口。开口的形状可呈线沟槽的形状，在这种情况下，绝缘层240和导电层220的交替堆叠的剩余部分可呈条带的形状，这些条带沿着共同的水平方向横向地延伸，并且彼此沿着另一个水平方向横向地间隔开。另选地，开口的形状可为圆形或椭圆形，在这种情况下，绝缘层240和导电层220的交替堆叠的剩余部分可具有环形形状且具有穿过其中的呈圆形或椭圆形水平截面形状的腔体。

每个导电层220(即，第一电极，诸如reram设备的字线)的侧壁在开口中物理地暴露。导电层240的每个剩余部分构成第一电极。因此，可提供多个第一电极。前述实施方案中任一项的液体分散体250可形成在开口中并且直接形成在第一电极的侧壁上。换句话讲，可执行前述实施方案的加工步骤以在开口内形成可变电阻区50。绝缘帽盖层290可形成在可变电阻区50之上。第二电极280(例如，局部竖直位线)可穿过可变电阻区50例如在开口的中心部分处形成。接触结构(例如，全局位线)282可任选地形成在第二电极280的顶部表面上。另选地，接触结构(例如，全局位线)282可定位在交替堆叠和衬底210之间，并且每个第二电极(例如，局部竖直位线)280可从接触结构282向上延伸到交替堆叠中。

本公开的纳米颗粒组装体可用于采用第十实施方案的方法以形成三维电阻式存储器单元。包埋在基体(53,156,356)中或未包埋在基体中的纳米颗粒可用于填充三维存储器设备的深沟槽。可采用前述实施方案的任何材料和/或构型。

本文描述了可在本公开的各种实施方案中采用的原子层沉积渗透工艺的示例。如上所讨论，原子层沉积渗透工艺可用于引起前体材料渗透到从液体分散体250衍生的膜的材料中，使得前体材料在与配体接枝的纳米颗粒中的材料反应或该配体接枝的纳米颗粒中的材料的取代(诸如通过配体交换工艺)后形成基体。

在一个非限制性的例示性示例中，纳米颗粒(51,52)可与拴系的短配体分子(例如，官能化烷基链)合成，这些拴系的短配体分子充当液体分散体中的纳米颗粒的稳定剂。在另一个例示性示例中，这些配体可被交换和替换为更长的聚合物配体，这些更长的聚合物配体可促进加工或添加功能或使纳米颗粒更易共混在聚合物复合材料中。另选地，初始短配体可被交换为无机配体以调谐纳米颗粒的光电特性。

图14a至图14e示出可用于形成本公开的第三至第十二示例性结构中的任何一者的加工步骤的示例性序列。如图14a所示的那样制备具有合适的配体51的纳米颗粒(51,52)。

如图14b所示，制备液体分散体250，并且通过旋涂、浸涂、滴涂、喷墨印刷或喷雾将其施加在至少一个第一电极20的表面上。液体界面(诸如朗缪尔-布洛杰特膜)也可用于施加液体分散体250。可将包括配体接枝的纳米颗粒(51,52)的液体分散体250沉积到开口、腔体或孔中，或沉积为如上所述的薄膜。虽然图14b示出液体分散体250被施加为薄膜的构型，但可采用可支持基体53的初始形成的任何其他几何形状。任选地例如通过配体51的聚合，使施加的液体分散体250转变为基体53。任选地，可使基体53在升高的温度下退火，或可使其以其他方式固化(例如，通过暴露于紫外线照射和/或通过溶剂蒸发)。

参见图14c，可将过程中电阻式存储器单元引入到原子层沉积(ald)加工室中，并且可使其暴露于化学气相前体材料155。

参见图14d，通过前体材料155与初始基体53内或纳米颗粒52内的材料的相互作用来合成改性基体156的基体材料。配体51可被特别设计成对前体材料155为惰性的，或与前体材料155反应，或从纳米颗粒52脱下而被取代为涂布纳米颗粒52的表面的前体材料155。

在一个实施方案中，可使用结合于ald前体材料155中的一者的配体51通过ald来生长改性基体材料。在这种情况下，改性基体156的改性基体材料生长在从配体51衍生的配体链的网络之上。例如如果配体51是聚甲基丙烯酸甲酯(pmma)且前体材料155是三甲基铝(tma)(其用于氧化铝的合成)，则可实现该工艺。在该示例中，tma选择性地结合于pmma的羰基基团。在使用若干ald合成循环使改性基体材料生长形成改性基体156之后，可任选地通过合适的方法(诸如热分解、光分解、反应性离子蚀刻、湿法蚀刻等)去除未反应的配体51。形成bmc的可变电阻区50，其中氧化铝屏障围绕氧化钛纳米颗粒。参见图14e，第二电极80可沉积在可变电阻区50的顶部上。

在一个实施方案中，图11的核壳纳米颗粒可用于代替上述纳米颗粒。核壳纳米颗粒包括纳米颗粒核以及围绕纳米颗粒核的纳米颗粒壳。可在核壳纳米颗粒的化学合成期间在纳米颗粒核周围合成纳米颗粒壳。配体51可附接到纳米颗粒壳。在一个实施方案中，图14b至图14e的加工步骤可用于形成可变电阻区50。

另选地，可采用图15a至图15f所示的方法在形成初始配体51或基体53之后采用原子层沉积来形成新壳材料。参见图15a，配体接枝的纳米颗粒(51,52)的膜沉积在衬底10之上的第一电极20上。配体接枝的纳米颗粒(51,52)中的每一者包括纳米颗粒52以及附接到纳米颗粒52的配体51。配体51(聚合物的或非聚合物的)被选择为使得配体51对用于生长壳材料的ald前体为惰性的。

参见图15b，初始基体53(例如，附接到纳米颗粒51的配体51)暴露于第一ald前体材料255，该第一ald前体材料与每个纳米颗粒52的外部相互作用。第一ald前体材料255被选择为使得第一ald前体材料255不与配体51的材料(在该加工步骤处包括初始基体53)反应，但与纳米颗粒52的材料反应以形成纳米颗粒壳57，如图15c所示。ald渗透工艺的循环数和纳米颗粒52的尺寸被选择为使得每个纳米颗粒52的内部保持不变，而每个纳米颗粒52的外部转变为纳米颗粒壳57。

参见图15d，初始基体53暴露于第二ald前体材料155。改性基体156的基体材料生长在剩余纳米颗粒52之间的空间中，如图15e所示。可任选地例如通过热分解、光分解或蚀刻工艺(其可包括干法蚀刻工艺或湿法蚀刻工艺)来去除配体51的未反应部分。由此形成bmc的可变电阻区50，其中无机改性基体156在金属氧化物纳米颗粒52周围形成屏障材料。第二电极80可形成在可变电阻区50上。

本公开的各种实施方案提供了屏障调制单元，该屏障调制单元包括：第一电极(20,220)，该第一电极包含导电材料并且定位在衬底(10,210)上；可变电阻区50，该可变电阻区包括金属氧化物纳米颗粒(52,62,72)和与金属氧化物纳米颗粒接触的屏障材料(76,156,356)；和第二电极(80,280)。

屏障材料可选自无定形硅、锗、氧化硅、氧化钽和氧化铝，并且金属氧化物纳米颗粒包含氧化钛、氧化铪、氧化锌、氧化钒、氧化铌、氧化钽、钛酸锶或氧化锡。

在一个实施方案中，屏障材料包括包埋金属氧化物纳米颗粒的无机基体(156,356)。在另一个实施方案中，屏障材料包括围绕纳米颗粒(例如，纳米颗粒核74)的无机壳76。

本公开的附加的实施方案提供投射式存储器单元，包括第一电极(20,220)、第二电极(80,280)以及定位在第一电极和第二电极之间的可变电阻区50。可变电阻区包括硫属元素化物相变存储器材料纳米颗粒(52,62,72)和投射材料衬垫(254,256)，该投射材料衬垫将第一电极连接到第二电极。投射材料衬垫具有介于硫属元素化物相变存储器材料的低电阻状态和高电阻状态之间的电阻率。

在一个实施方案中，可变电阻区50定位在位于第一电极和第二电极之间的绝缘层40的开口39中。投射材料衬垫围绕开口中的硫属元素化物相变存储器材料纳米颗粒。

最常见地，现有技术reram单元中负责转换机制的一个或多个界面可按二维方式设计，使得一个或多个界面平行于一个或多个电极。该构型限制一个或多个活性界面与存储器单元的总占用面积(即，沿着与其上形成存储器单元的衬底的顶部表面垂直的方向的平面图中的存储器单元的面积)的比率。一个或多个现有技术界面通常通过将薄膜堆叠在彼此的顶部上来形成，这将界面的设计限制为整个设备中单一类型的界面。因此，不可能沿着界面改变一个或多个材料。本公开的各种结构提供了电阻转换界面，这些电阻转换界面不受两个相交导电结构(诸如位线和字线)之间的接触面积的限制。因此，本公开的各种结构可用于形成高密度电阻式存储器设备，诸如电阻式存储器设备的三维阵列。

尽管前面提及特定实施方案，但是应该理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。