本申请涉及半导体领域，具体而言，涉及一种垂直纳米线晶体管与其制作方法。
背景技术：
cmos集成电路微缩持续发展，器件结构从二维平面结构(2dplanar)到三维的鳍式场效应晶体管(3dfinfieldeffecttransisitor，简称3dfinfet)，再到三维水平结构的环栅纳米线场效应晶体管(3dlateralgate-all-aroundnanowirefieldeffecttransisitor简称3dlateralnwfet)，未来为了更高集成度，将发展到三维垂直结构的环栅纳米线场效应晶体管(3dverticalgate-all-aroundnanowirefieldeffecttransisitor，简称3dverticalnwfet或垂直纳米线晶体管)。垂直纳米线晶体管可以更好地抑制短沟道效应，因其圆柱形环栅结构具备最佳的栅控能力，抑制了拐角效应，栅电极可以更好地从多个方向对沟道区形成静电控制。
3dverticalnwfet的制造方法包含两大类：一是利用纳米技术的自下而上，一是兼容传统cmos工艺的自上而下。前一种由于工艺缺陷，工艺控制问题很难被大规模集成。兼容传统cmos工艺主要包括：垂直刻蚀、选择腐蚀再外延生长以及多晶硅沉积等方式。
3dverticalnwfet还可以采用多层sige/si叠层生长再刻蚀形成垂直纳米线，再接着选择腐蚀sige或者si制作栅电极的方式。该方法需要复杂的多层外延工艺，沟道质量与界面质量难以保证。
上述的3dverticalnwfet的制作方法中，源漏区的掺杂以及金属接触技术面临很多挑战，主要是包括工艺复杂以及接触面积过大这两个问题。
技术实现要素：
本申请的主要目的在于提供一种垂直纳米线晶体管与其制作方法，以解决现有技术中源漏区的掺杂工艺较复杂的问题。
为了实现上述目的，根据本申请的一个方面，提供了垂直纳米线晶体管的制作方法，该制作方法包括：步骤s1，提供基底，上述基底包括衬底与位于上述衬底上的多个间隔的纳米线，各上述纳米线包括从下至上依次连接的至少一个子纳米线，各上述子纳米线包括依次连接的第一端部、中间部以及第二端部，其中，与上述衬底连接的上述子纳米线通过上述第一端部与上述衬底连接；步骤s2，在上述纳米线的外表面上形成栅介质层，在上述中间部对应的上述栅介质层的外表面上形成栅极；步骤s3，在裸露的上述衬底表面上形成层间介质层；步骤s4，刻蚀去除部分上述层间介质层以及部分上述栅介质层，在上述层间介质层中形成相互隔离的第一接触孔与第二接触孔，上述第一接触孔与上述第一端部的侧面连接，上述第二接触孔与上述第二端部的侧面连接；步骤s5，在上述第一接触孔和/或上述第二接触孔中填充重掺杂材料，并进行退火，上述重掺杂材料中的掺杂杂质横向扩散，使得上述第一端部和/或上述第二端部选择形成漏区和/或源区。
进一步地，上述重掺杂材料的掺杂浓度大于1.0×1019/cm3。
进一步地，上述步骤s2包括：在上述衬底的裸露表面上以及上述纳米线的裸露表面上形成上述栅介质层；在上述栅介质层的裸露表面上沉积栅材料；去除部分的上述栅材料，剩余的上述栅材料形成上述栅极。
进一步地，上述栅极的侧壁的外表面、上述第一端部上的上述栅介质层的侧壁的外表面以及上述第二端部上的上述栅介质层的侧壁的外表面在同一个平面上。
进一步地，上述步骤s3包括：在上述栅介质层以及上述栅极的裸露表面上沉积层间介质材料；对上述层间介质材料进行平坦化，形成上述层间介质层，上述层间介质层的远离上述衬底的表面覆盖上述第二端部表面上的上述栅介质层。
进一步地，上述第一接触孔和/或上述第二接触孔在靠近上述衬底一端处的宽度较大于在远离上述衬底一端处的宽度。
进一步地，上述第一接触孔包括第一本部和与上述第一本部连接的第一连接部，上述第一连接部与上述第一端部连接，上述第一连接部的宽度大于上述第一本部的宽度；上述第二接触孔包括第二本部和与上述第二本部连接的第二连接部，上述第二连接部与上述第二端部连接，上述第二连接部的宽度大于上述第二本部的宽度；优选上述第一连接部的两端分别与相邻的两个上述第一端部连接；进一步优选上述第一连接部的高度小于上述第一端部的高度，上述第二连接部的高度小于上述第二端部的高度。
进一步地，在上述步骤s5之后，上述制作方法还包括：步骤s6，刻蚀去除上述第一接触孔和/或上述第二接触孔中的上述重掺杂材料；步骤s7，在上述第一接触孔和/或上述第二接触孔中填充金属，形成源接触与漏接触，刻蚀去除相邻上述纳米线之间的部分上述层间介质层形成第三接触孔，上述第三接触孔与上述栅极连接，在上述第三接触孔中填充金属，形成栅接触；优选上述第三接触孔在靠近上述衬底一端处的宽度较大于在远离上述衬底一端处的宽度；进一步优选上述第三接触孔包括第三本部和与上述第三本部连接的第三连接部，上述第三连接部与上述中间部连接，上述第三连接部的宽度大于上述第三本部的宽度，更进一步优选上述第三连接部的高度小于上述中间部的高度。
进一步地，上述第三接触孔位于相邻的两个上述纳米线之间且上述第三连接部的两端分别与相邻的两个上述栅极连接。
进一步地，上述重掺杂材料包括基体材料与掺杂杂质，上述掺杂杂质包括b、p与as中的至少一种，上述基体材料包括多晶硅、非晶硅、氧化物、氮化物、非晶碳与有机物中的至少一种。
根据本申请的另一方面，提供了一种垂直纳米线晶体管，该垂直纳米线晶体管包括：衬底；多个间隔的纳米线，位于上述衬底的表面上，各上述纳米线包括从下至上依次连接的至少一个子纳米线，各上述子纳米线包括依次连接的漏区、中间部以及源区，上述中间部为导电沟道；栅介质层，位于上述纳米线的外表面上；栅极，位于上述中间部对应的上述栅介质层的外表面上；层间介质层，位于上述衬底的表面上，且上述层间介质层中具有相互隔离的第一接触孔、第二接触孔与第三接触孔，上述第一接触孔与上述源区和上述漏区中的一个连接，上述第二接触孔与上述源区和上述漏区中的另一个连接，上述第三接触孔与上述栅极连接；金属接触，包括源接触、漏接触和栅接触，上述漏接触和上述源接触中的一个位于上述第一接触孔中，另一个位于上述第二接触孔中，上述栅接触位于上述第三接触孔中。
进一步地，上述源区的宽度与上述漏区的宽度均大于上述中间部的宽度，优选上述源区的宽度与上述漏区的宽度相同。
应用本申请的技术方案，该制作方法中，先形成第一接触孔与第二接触孔，然后在填充重掺杂材料，再进行高温退火，经过高温退火后，第一接触孔中的重掺杂材料中的掺杂杂质从第一端部的侧面扩散至第一端部中，和/或第二接触孔中的重掺杂材料中的掺杂杂质从第二端部的侧面扩散至第二端部，从而使得第一端部与第二端部中的一个形成源区，和/或另一个形成漏区，中间部作为导电沟道。该制作方法中，采用横向扩散的方法，形成均匀掺杂的源区和/或漏区，使得垂直纳米线晶体管的源漏区的掺杂工艺较简单并容易控制，并且可以很好地避免注入损伤。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图15示出了根据本申请的垂直纳米线晶体管的实施例的制作过程的结构示意图。
其中，上述附图包括以下附图标记：
10、基底；11、预衬底；12、预纳米线；110、衬底；120、纳米线；012、子纳米线；121、第一端部；122、中间部；123、第二端部；13、漏区；14、源区；20、栅介质层；30、栅极；300、栅材料；40、层间介质层；41、第一接触孔；411、第一本部；412、第一连接部；42、第二接触孔；421、第二本部；422、第二连接部；43、第三接触孔；431、第三本部；432、第三连接部；50、源接触；60、漏接触；70、栅接触；80、重掺杂材料。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及下面的权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“电连接”至该另一元件。
正如背景技术所介绍的，现有技术中的垂直纳米线晶体管的源漏区的掺杂工艺较复杂，为了解决如上的技术问题，本申请提出了一种垂直纳米线晶体管与其制作方法。
本申请的一种典型的实施方式中，提供了一种垂直纳米线晶体管的制作方法，上述制作方法包括：
步骤s1，提供基底10，上述基底10包括衬底110与位于衬底110上的多个间隔的纳米线120，各上述纳米线120包括从下至上依次连接的至少一个子纳米线012，各上述子纳米线012包括依次连接的第一端部121、中间部122以及第二端部123，其中，与上述衬底110连接的上述子纳米线012通过上述第一端部121与上述衬底110连接，如图3所示，该图中，纳米线只包括一个子纳米线；
步骤s2，在上述纳米线120的外表面上形成栅介质层20，形成图4所示的结构，在上述中间部122对应的上述栅介质层20的表面上形成上述栅极30，形成图6所示的结构；
步骤s3，在上述衬底110的裸露表面上形成层间介质层40，形成图7所示的结构；
步骤s4，刻蚀去除部分上述层间介质层40以及部分上述栅介质层20，在上述层间介质层40中形成相互隔离的第一接触孔41与第二接触孔42，如图8与图9所示，由于第一接触孔41与第二接触孔42相互隔离，所以，在截面图中，不能同时示出第一接触孔41与第二接触孔42，因此图8中只示出了第一接触孔41，截面图图9中只是出了第二接触孔42，上述第一接触孔41与上述第一端部121的侧面连接，上述第二接触孔42与上述第二端部123的侧面连接；
步骤s5，在上述第一接触孔41和/或上述第二接触孔42中填充重掺杂材料80，并进行退火，使得其中的掺杂离子横向且选择性地扩散至源区和/或漏区中，从而使得上述第一端部121和/或上述第二端部123中的一个形成漏区13和/或源区14，如图10所示。
需要说明的是，上述方法中的步骤s5中，可以在上述第一接触孔41和上述第二接触孔42中的一个中填充重掺杂材料80并进行退火形成源区与漏区中的一个，也可以在上述第一接触孔41和上述第二接触孔42中均填充重掺杂材料80并进行退火形成源区与漏区。本领域技术人员可以根据实际情况向两种接触孔中均填充重掺杂材料，也可以只在一种中填充重掺杂材料。当向一种接触孔中填充金属并退火形成源区与漏区中的一个时，源区与漏区中的另一个可以采用其他现有技术中的方法形成，并且具体的形成步骤可以在步骤s5之前，也可以在步骤s5之后。
需要说明的是，本申请中的“上述第一接触孔41与上述第一端部121的侧面连接，上述第二接触孔42与上述第二端部123的侧面连接”中的第一端部121与第二端部123可以是同一个子纳米线的第一端部121与第二端部123，也可以是不同子纳米线的第一端部121与第二端部123。具体地，当该器件的纳米线中只包括一个子纳米线时，这里的第一端部121与第二端部123就是指同一个子纳米线的第一端部121与第二端部123；当该纳米线中包括多个子纳米线时，这里的第一端部121与第二端部123就是不同子纳米线的第一端部121与第二端部123，以两个子纳米线为例说明，这两个子纳米线沿远离衬底的方向依次为第一子纳米线与第二子纳米线，其中，第一接触孔与第一子纳米线的漏区和第二子纳米线的源区中的一个接触，第二接触孔与第一子纳米线的漏区和第二子纳米线的源区中的另一个接触。
上述步骤s4与后续的步骤s6中的刻蚀可以是现有技术中的任何可行的刻蚀方法，可以是干法刻蚀，可以是湿法刻蚀，具体可以为rie刻蚀或者icp刻蚀等等，也可以是多种刻蚀方法结合使用完成某一个刻蚀步骤。本领域技术人员可以根据实际情况选择合适的刻蚀方法完成步骤s4与后续的步骤s6。
上述的垂直纳米线的制作方法中，先形成第一接触孔与第二接触孔，然后在填充重掺杂材料，再进行高温退火，经过高温退火后，第一接触孔中的重掺杂材料中的掺杂杂质从第一端部的侧面横向扩散至第一端部中，和/或，第二接触孔中的重掺杂材料中的掺杂杂质从第二端部的侧面横向扩散至第二端部，从而使得第一端部与第二端部中的一个形成源区，和/或另一个形成漏区，中间部作为导电沟道。该制作方法中，采用横向扩散的方法，在不同层次或者区域的垂直纳米线中形成源区和/或漏区，使得垂直纳米线晶体管的源漏区的掺杂工艺较简单并容易控制。
为了进一步保证形成性能较好的源区和/或漏区，本申请的一种实施例中，上述重掺杂材料80的掺杂浓度大于1.0×1019/cm3。
本申请中的子纳米线可以是凹凸子纳米线，即子纳米线的宽度不均匀，如图3所示，上述第一端部121的宽度和上述第二端部123的宽度均大于上述中间部122；也可以是宽度均匀的子纳米线，即第一端部、第二端部以及中间部的宽度均相等。
需要说明的是，这里的“宽度”是指平行于纸面或者电脑屏幕的平面上的横向宽度。
本申请的一种实施例中，如图3所示，当子纳米线为凹凸子纳米线时，上述第一端部121的宽度与上述第二端部123的宽度相同，这样更方便器件的制作。
如图3所示，中间部的宽度较小，因此，两侧壁上分别具有一个凹槽，该凹槽可以是c形、d形、半“工”字形、梯形、三角形或西格玛形。本领域技术人员可以根据实际情况选择合适形状的凹槽。
本申请的一种具体的实施例中，上述步骤s1包括：步骤s11，提供基底10，如图1所示；步骤s12，刻蚀去除部分的上述基底10，得到衬底110与位于上述衬底110表面上的多个间隔的纳米线120，如图3所示。
需要说明的是，在步骤s12的刻蚀之前，需要先通过光刻或者图形转移硬掩膜的方法定义后继纳米线垂直结构的平面图形，该平面图形可为圆形、方形、矩形、椭圆形等，尺寸在1纳米到100纳米之间，具体方法不局限于上述方法。
更具体地，上述步骤s12还可以包括：步骤s121，刻蚀去除部分的上述基底10，形成预衬底11与位于上述预衬底11表面上的多个间隔的预纳米线12，如图2所示；步骤s122，刻蚀去除部分上述预衬底11，预纳米线和与其连接的部分预衬底形成上述纳米线120，如图3所示，剩余的预衬底形成衬底110，该方法简单，且进一步保证形成的纳米线的形状以及尺寸与预定的纳米线的尺寸以及形状相同。
为了避免在刻蚀上述预衬底的过程中对预纳米线造成破坏，本申请的一种图中未示出的实施例中，在上述步骤s121与上述步骤s122之间，上述步骤s2还包括：在上述预纳米线12的裸露表面上形成保护层，上述保护层的材包括氯化物、碳化物、氧化物与氮化物中的至少一种。
为了获得超薄的保护层，本申请的一种实施例中，在形成保护层后，还对上述保护层进行等离子表面处理。具体地，可以采用o离子或n离子体处理表面，形成超薄氧化层或氮化层作为保护层。
对于包括多个子纳米线的器件来说，步骤s1还包括：在形成第一个纳米线之后，将该纳米线保护起来，再对衬底进行刻蚀形成第二个子纳米线，后续的子纳米线的刻蚀形成之前，都要对前面步骤形成的子纳米线进行保护。具体地，可以在子纳米线的表面上形成保护层，该保护层的具体材料等可以参见上文中的保护层，此处不再赘述了。
具体地，刻蚀形成多个子纳米线的方法包括bosch方法。bosch法的原理是在反应腔室中轮流通入钝化气体例如c4f8与刻蚀气体sf6与样品进行反应，工艺的整个过程是淀积钝化层步骤与刻蚀步骤的反复交替。其中，保护气体c4f8在高密度等离子体的作用下分解生成碳氟聚合物形成保护层，沉积在已经做好图形的样品表面。
本申请的一种实施例中，上述步骤s121依次包括：各向异性刻蚀法、各向同性刻蚀法和各向异性刻蚀法刻蚀上述预衬底11，形成图3所示的结构。
当然，本申请的纳米线与衬底的形成过程并不限于上述的方法，本领域技术人员可以根据实际情况选择合适的形成方法形成上述纳米线与衬底。
一种具体的实施例中，一个纳米线中的相邻的两个上述子纳米线012中，靠近上述衬底110的上述子纳米线012的第二端部123为远离上述衬底110的上述子纳米线012的第一端部121。这样可以简化该器件的制作工艺且降低该器件的制作成本。
对于包括多个子纳米线的纳米线来说，其源区与漏区的形成过程与只包括一个子纳米线的纳米线的类似，具体可以调整接触孔的形状，利用重掺杂材料的扩散同时形成多个子纳米线的源区与漏区，也可以分步扩散形成多个子纳米线的源区与漏区，本领域技术人员可以根据实际情况选择合适的方法，此处就不在赘述了。本申请的另一种实施例中，上述步骤s2包括：在上述衬底110的裸露表面上以及上述纳米线120的裸露表面上形成上述栅介质层20，如图4所示；在上述栅介质层20的裸露表面上沉积栅材料300，形成图5所示的结构；去除部分的上述栅材料300，剩余的上述栅材料300形成图5所示的上述栅极30。
本申请的栅介质层可以采用现有技术中的常规的材料形成，比如可以包括二氧化硅、氮氧化硅和/或高k材料，本领域技术人员可以根据实际情况选择合适的材料。
为了使得栅介质层具有更高的介电常数，进而更好地隔离栅与导电沟道，减小漏电量，本申请的一种实施例中，上述栅介质层的材料包括高k材料，上述高k材料选自hfo2、hfsio、hfsion、hftio、hfzro、al2o3、la2o3、zro2与laalo中的一种或多种。
本申请的栅极30为金属栅极或者多晶硅栅极，本领域技术人员可以根据实际情况选择合适的材料形成本申请的栅极30。
当上述栅介质层为高k介质层时，且栅极为金属栅极时，本申请的步骤s2中的可以采用hkmg(highk绝缘层+金属栅极)工艺方法衬底形成栅介质层与栅材料。
上述的去除栅材料300的过程可以采用刻蚀法，具体可以为各向同性刻蚀。
如图6所示，为了简化刻蚀过程，从而简化制作工艺，提高制作效率，上述栅极30的侧壁的外表面、上述第一端部121上的上述栅介质层20的侧壁的外表面以及上述第二端部123上的上述栅介质层20的侧壁的外表面在同一个平面上。
为了进一步保证制作形成的器件具有良好的平坦性，从而具有良好的性能，本申请的一种实施例中，上述步骤s3包括：在上述栅介质层20以及上述栅极30的裸露表面上沉积层间介质材料；对上述层间介质材料进行平坦化，形成层间介质层40，如图7所示，上述层间介质层40的远离上述衬底110的表面覆盖上述第二端部123表面上的上述栅介质层20。
为了进一步确保能够将重掺杂材料中的掺杂离子扩散至第一端部与第二端部，形成预定掺杂浓度的源区与漏区，且同时保证最后形成的金属接触能够与对应的结构形成良好的欧姆接触，本申请的一种实施例中，如图8与图9所示，上述第一接触孔41和/或上述第二接触孔42在靠近上述衬底110一端处的宽度较大于在远离上述衬底110一端处的宽度。
一种具体的实施例中，如图8所示，上述第一接触孔41包括第一本部411和与上述第一本部411连接的第一连接部412，上述第一连接部412与上述第一端部121连接，上述第一连接部412的宽度大于上述第一本部411的宽度；如图9所示，上述第二接触孔42包括第二本部421和与上述第二本部421连接的第二连接部422，上述第二连接部422与上述第二端部123连接，上述第二连接部422的宽度大于上述第二本部421的宽度。
为了进一步提高垂直纳米线的集成度，且简化工艺，提升制作效率，本申请的一种实施例中，如图8所示，上述第一连接部412的两端分别与相邻的两个上述第一端部121连接，这样如图12所示，在第一接触孔中填充的接触金属就与相邻的两个纳米线均形成对应的欧姆接触。
本申请的另一种实施例中，如图8所示，上述第一连接部412的高度小于上述第一端部121的高度，如图9所示，上述第二连接部422的高度小于上述第二端部123的高度。这样可以更好地避免掺杂离子扩散至其他区域中，也可以进一步避免后续设置的接触金属与其他区域形成欧姆接触，进而保证了垂直纳米线晶体管具有较好的性能。
本申请的一种具体的实施例中，上述制作方法还包括：
步骤s6，刻蚀去除上述第一接触孔41和/或上述第二接触孔42中的上述重掺杂材料80，如图11所示；
步骤s7，在上述第一接触孔41和/或上述第二接触孔42中填充金属，形成源接触50与漏接触60，分别如图13和图12所示，刻蚀去除相邻上述纳米线120之间的部分上述层间介质层40形成第三接触孔43，如图14所示，上述第三接触孔43位于上述纳米线120的第三侧，上述第一侧与上述第三侧相对且与上述第二侧相邻，上述第三接触孔43与上述栅极30连接，在上述第三接触孔43中填充金属，形成栅接触70，如图15所示。
需要说明的是，上述步骤s7中，“第一接触孔41与第二接触孔42中填充金属形成源接触与漏接触”的过程与“形成第三接触孔”的过程的先后顺序并不固定，可以是先形成第三接触孔，然后，同时向第一接触孔41、第二接触孔42以及第三接触孔43中填充金属形成对应的金属接触；也可以是先进行在第一接触孔41与第二接触孔42中填充金属形成源接触与漏接触，然后再形成第三接触孔，最后向第三接触孔43中填充金属，形成栅接触。
还需要说明的是，当重掺杂材料本身是金属时，本申请的制作方法中，也可以不去除重掺杂材料，直接将其作为接触金属。
为了保证最后形成的金属接触能够与栅极形成良好的欧姆接触，本申请的一种实施例中，上述第三接触孔43在靠近上述衬底110一端处的宽度较大于在远离上述衬底110一端处的宽度。
本申请的另一种实施例中，如图14所示，上述第三接触孔43包括第三本部431和与上述第三本部431连接的第三连接部432，上述第三连接部432与上述中间部122连接，上述第三连接部432的宽度大于上述第三本部431的宽度。这样能够更好地保证栅极与金属形成良好的欧姆接触。
为了进一步提高垂直纳米线的集成度，且简化工艺，提升制作效率，本申请的一种实施例中，如图14所示，上述第三接触孔43位于相邻的两个上述纳米线120之间且上述第三连接部432的两端分别与相邻的两个上述栅极30连接，这样如图15所示，在第三接触孔中填充的接触金属就与相邻的两个纳米线均形成对应的欧姆接触。
本申请中的重掺杂材料包括基体材料与掺杂杂质，上述掺杂杂质包括b、p与as中的至少一种，上述基体材料包括多晶硅、非晶硅、氧化物、氮化物、非晶碳与有机物中的至少一种。本领域技术人员可以根据实际情况选择合适的掺杂杂质与基体材料。比如选择一些low-k材料，选择一些金属氧化物。
为了以较简单的方式去除重掺杂材料层的同时避免去除较多的层间介质层，本申请的一种实施例中，上述重掺杂材料80与上述层间介质层40的材料的刻蚀选择比大于8。
为了进一步确保层间介质层的隔离效果，本申请的一种实施例中，上述层间介质层的材料选自sio2和/或si3n4。
本申请中的上述基底10可以为现有技术中的可用的任何材料形成的基底，可以为si基底、ge基底、蓝宝石基底、碳化硅基底、氮化镓基底、砷化镓基底、氧化锌基底、金刚石、氮化铝基底、金属或类金属基底等，本领域技术人员可以根据实际情况选择的合适材料的基底。
为了简化工艺，且同时提高器件的性能，本申请的一种实施例中，上述基底10为硅基底。
本申请的一种实施例中，在形成上述源接触、漏接触以及栅接触后，上述制作方法还包括形成多层互联的步骤，此步骤可采用常规的工艺，此处就不再赘述了。
本申请的另一种典型的实施方式中，提供了一种垂直纳米线晶体管，该直纳米线晶体管采用上述的任一种的制作方法制作而成。如图15所示，该垂直纳米线晶体管包括衬底110、具有源区14、漏区13以及中间部122的多个间隔的纳米线、栅介质层20、栅极30、层间介质层40、源接触50、漏接触60以及栅接触70。
一种具体的实施例中，上述垂直纳米线晶体管采用上述的任意一种制作方法制作而成。
具体地，纳米线120位于衬底110的表面上，各上述纳米线120包括从下至上依次连接的至少一个子纳米线012，各上述子纳米线012包括依次连接的漏区13、中间部122以及源区14，上述中间部122为导电沟道；栅介质层20位于上述纳米线120的裸露表面上，栅极30位于上述中间部122对应的上述栅介质层20的表面上，层间介质层40位于上述衬底110的表面上，且上述层间介质层40中具有相互隔离的第一接触孔41、第二接触孔42与第三接触孔43，上述第一接触孔41与上述源区14和上述漏区13中的一个连接，上述第二接触孔42与上述源区14和上述漏区13中的另一个连接，上述第三接触孔43与上述栅极30连接；漏接触60与源接触50中的一个位于上述第一接触孔41中，另一个位于上述第二接触孔42中，栅接触70位于上述第三接触孔43中。图13与图15中，漏接触60位于上述第一接触孔41中，源接触50位于上述第二接触孔42中。
需要说明的是，本申请中的“上述第一接触孔41与上述源区14和上述漏区13中的一个连接，上述第二接触孔42与上述源区14和上述漏区13中的另一个连接”中的源区与漏区可以是同一个子纳米线的源区与漏区，也可以是不同子纳米线的源区与漏区。具体地，当该器件的纳米线中只包括一个子纳米线时，这里的源区与漏区就是指同一个子纳米线的源区与漏区；当该纳米线中包括多个子纳米线时，这里的源区与漏区就是不同子纳米线的源区与漏区，以两个子纳米线为例说明，这两个子纳米线沿远离衬底的方向依次为第一子纳米线与第二子纳米线，其中，第一接触孔与第一子纳米线的漏区和第二子纳米线的源区中的一个接触，第二接触孔与第一子纳米线的漏区和第二子纳米线的源区中的另一个接触。
上述的垂直纳米线晶体管采用上述的方法制作而成，其制作工艺比较简单，并且，源区和/或漏区的掺杂较均匀，使得器件的性能较好。
为了简化制作工艺，且同时形成性能较好的导电沟道，即中间部，如图15所示，本申请的一种实施例中，上述漏区13的宽度和上述源区14的宽度均大于上述中间部122的宽度。
本申请的一种实施例中，如图15所示，漏区13的宽度和上述源区14的宽度相同，这样更方便器件的制作。
需要说明的是，这里的“宽度”是指平行于纸面或者电脑屏幕的平面上的横向宽度。
上述漏区13的宽度与上述源区14的宽度相同上述漏区13的与上述中间部122的衔接面为斜面，和/或上述源区14的与上述中间部122的衔接面为斜面。这样可以更好地形成导电沟道，从而保证器件的良好性能。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的垂直纳米线晶体管的制作方法中，先形成第一接触孔与第二接触孔，然后在填充重掺杂材料，再进行高温退火，经过高温退火后，第一接触孔中的重掺杂材料中的掺杂杂质从第一端部的侧面扩散至第一端部中，和/或第二接触孔中的重掺杂材料中的掺杂杂质从第二端部的侧面扩散至第二端部，从而使得第一端部与第二端部中的一个形成源区，和/或另一个形成漏区，中间部作为导电沟道。该制作方法中，采用横向扩散的方法，形成源区和/或漏区，使得垂直纳米线晶体管的源漏区的掺杂工艺较简单并容易控制，并且可以很好地避免注入损伤。
2)、本申请的垂直纳米线晶体管，采用上述的方法制作而成，其制作工艺比较简单，并且，源区和/或漏区的掺杂较均匀，使得器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。