LTPSTFT基板的制作方法及LTPSTFT基板与流程

本发明涉及显示技术领域，尤其涉及一种ltpstft基板的制作方法及ltpstft基板。

背景技术

在显示技术领域，液晶显示器(liquidcrystaldisplay，lcd)和有源矩阵驱动式有机电致发光(activematrixorganiclight-emittingdiode，amoled)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本屏幕等。

薄膜晶体管(thinfilmtransistor，tft)阵列(array)基板是目前lcd装置和amoled装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括层叠设置于衬底基板上的栅极、栅极绝缘层、有源层、源漏极、及绝缘保护层。

其中，低温多晶硅(lowtemperaturepoly-silicon，ltps)薄膜晶体管与传统非晶硅(a-si)薄膜晶体管相比，虽然制作工艺复杂，但因其具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的lcd和amoled显示面板的制作，低温多晶硅被视为实现低成本全彩平板显示的重要材料。

goa(gatedriveronarray)技术即阵列基板行驱动技术，是利用薄膜晶体管阵列制程将栅极扫描驱动电路制作在tft阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。goa电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的tft，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。goa技术能减少外接ic的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。

目前，金属氧化物半导体(metaloxidesemiconductor，mos)器件通常采用ltps制作，其主要分为n型金属氧化物半导体(negativechannelmetaloxidesemiconductor，nmos)、p型金属氧化物半导体(positivechannelmetaloxidesemiconductor，pmos),其中nmos晶体管(n型tft)和pmos晶体管(p型tft)的主要区别在于所设置的源漏极接触区分别由n型离子重掺杂和p型离子重掺杂所形成。

对于p型tft而言，当加在栅极上的电压小于阈值电压(vth)时，源极和漏极之间导通，因此，阈值电压是决定tft性能的一个重要参量。从节省能耗角度出发，ic芯片的降频驱动模式倍受欢迎，但当p型tftvth较大时，在ic芯片驱动下，显示面板在降频时会出现闪屏的情况。这归因于降频情况下ic对goa信号无推力，导致开通电压(vgh)和关断电压(vgl)电压降增加；期间像素漏电增加，表现为产生串扰(crosstalk)画面。

针对以上降频闪屏问题，可通过调节p型tftvth来实现，同时改善tft器件质量问题和节省能耗。

技术实现要素：

本发明的目的在于提供一种ltpstft基板的制作方法，能够使p型tft阈值电压负移，相对现有技术，能够使得p型tft阈值电压(p-vth)的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。

本发明的目的还在于提供一种ltpstft基板，能够使p型tft阈值电压减小，进而能够改善显示面板闪屏的问题。

为实现上述目的，本发明提供一种ltpstft基板的制作方法，包括如下步骤：

步骤s1、提供衬底基板，在所述衬底基板上形成多晶硅有源层；

步骤s2、在所述衬底基板上沉积形成覆盖多晶硅有源层的栅极绝缘层，用含氮的等离子体对所述栅极绝缘层进行掺氮处理；

步骤s3、在栅极绝缘层上形成栅极及源漏极。

所述栅极绝缘层为氧化硅层。

所述步骤s2中，通过反应气体在pecvd设备内形成含氮的等离子对所述栅极绝缘层进行掺氮处理，所述反应气体包括氨气、氮气及氧化二氮中至少一种；所述pecvd设备对多晶硅有源层进行掺氮处理时所使用的电功率为2000-10000w，对所述栅极绝缘层进行掺氮处理的时间为10-120s。

所述步骤s2中，在pecvd设备内形成含氮的等离子的所述反应气体为氨气；所述pecvd设备对多晶硅有源层进行掺氮处理时所使用的电功率为6000-8000w，对所述栅极绝缘层进行掺氮处理的时间为40-70s。

所述步骤s3还包括在形成源漏极之前，在所述栅极绝缘层上形成对应于所述多晶硅有源层两端上方的过孔，在形成源漏极之后，所述源漏极通过所述过孔与所述多晶硅有源层相接触。

所述步骤s1或步骤s3还包括对所述多晶硅有源层进行p型离子掺杂。

对所述多晶硅有源层进行p型离子掺杂时所掺入的离子为硼离子。

本发明还提供一种ltpstft衬底基板，包括衬底基板、设于衬底基板上的多晶硅有源层、设于衬底基板上覆盖多晶硅有源层的栅极绝缘层及设于所述栅极绝缘层上的栅极和源漏极；

所述栅极绝缘层经过掺氮处理。

所述栅极绝缘层为氧化硅层。

所述多晶硅有源层经过p型离子掺杂；所述栅极绝缘层上在对应于所述多晶硅有源层两端上方设有过孔，所述源漏极通过所述过孔与所述多晶硅有源层相接触。

本发明的有益效果：本发明的ltpstft基板的制作方法，在栅极绝缘层成膜后用含氮的等离子体对栅极绝缘层进行掺氮处理，使栅极绝缘层内的正电荷增加，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。本发明的ltpstft基板，栅极绝缘层经过掺氮处理，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为本发明的ltpstft基板的制作方法的流程示意图；

图2为本发明的ltpstft基板的制作方法的步骤s1的示意图；

图3为本发明的ltpstft基板的制作方法的步骤s2的示意图；

图4为本发明的ltpstft基板的制作方法的步骤s3的示意图暨本发明的ltpstft基板的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1，本发明提供一种ltpstft基板的制作方法，其特征在于，包括如下步骤：

步骤s1、如图2所示，提供衬底基板10，在所述衬底基板10上形成多晶硅有源层30。

步骤s2、如图3所示，在所述衬底基板10上沉积形成覆盖多晶硅有源层30的栅极绝缘层40，用含氮的等离子体对所述栅极绝缘层40进行掺氮处理。

步骤s3、如图4所示，在栅极绝缘层40上形成栅极20及源漏极50，得到tft结构。

具体地，所述栅极绝缘层40为氧化硅层。

具体地，所述步骤s2中，采用氨气(nh3)、氮气(n2)氧化二氮(no2)中的至少一种作为反应气体在pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学的气相沉积)设备内形成含氮的等离子对所述栅极绝缘层40进行掺氮处理。

优选地，所述步骤s2中，采用氨气作为反应气体在pecvd设备内形成含氮的等离子。

具体地，所述步骤s2中，所述pecvd设备对多晶硅有源层30进行掺氮处理所使用的电功率为2000-10000w，进一步优选为6000-8000w；对所述栅极绝缘层40进行掺氮处理的时间为10-120s，进一步优选为40-70s。

具体地，所述步骤s3还包括在形成源漏极50之前，在所述栅极绝缘层40上形成对应于所述多晶硅有源层30两端上方的过孔45，在形成源漏极50之后，所述源漏极50通过所述过孔45与所述多晶硅有源层30相接触。

具体地，所述步骤s1或步骤s3还包括对所述多晶硅有源层30进行p型离子掺杂，即所形成的tft结构为p型tft结构。

具体地，对所述多晶硅有源层30进行p型离子掺杂时所掺入的离子为硼离子。

本发明通过以下实验对本发明的技术效果进行了验证:

实验一

采用nh3和n2作为反应气体在pecvd设备内形成含氮的等离子对氧化硅层的栅极绝缘层40进行掺氮处理，pecvd设备所使用的电功率为6000w，掺氮处理的时间为55s；结果使p-vth负移，p-vth分布区间为-2.61到-1.31v。

实验二

采用nh3和n2作为反应气体在pecvd设备内形成含氮的等离子对氧化硅层的栅极绝缘层40进行掺氮处理，pecvd设备所使用的电功率为7000w，掺氮处理的时间为55s；结果使p-vth负移，p-vth分布区间为-2.48v到-1.23v。

实验三

采用nh3和n2作为反应气体在pecvd设备内形成含氮的等离子对氧化硅层的栅极绝缘层40进行掺氮处理，pecvd设备所使用的电功率为8000w，掺氮处理的时间为55s；结果使p-vth负移，p-vth分布区间为-2.8v到-1.39v。

通过上述实验可以得出，本发明具有使p型tft阈值电压负移的效果，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v；需要说明的是，本发明同样可以达到使n型tft阈值电压减小的效果。

本发明的ltpstft基板的制作方法，在栅极绝缘层40成膜后用含氮的等离子体对栅极绝缘层40进行掺氮处理，使栅极绝缘层40内的正电荷增加，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。

请参阅图4，基于上述的ltpstft基板的制作方法，本发明还提供一种ltpstft基板，包括衬底基板10、设于衬底基板10上的多晶硅有源层30、设于衬底基板10上覆盖多晶硅有源层30的栅极绝缘层40及设于所述栅极绝缘层40上的栅极20和源漏极50；

所述栅极绝缘层40经过掺氮处理。

具体地，所述栅极绝缘层40为氧化硅层。

具体地，所述多晶硅有源层30经过p型离子掺杂；所述栅极绝缘层40上在对应于所述多晶硅有源层30两端上方设有过孔45，所述源漏极50通过所述过孔45与所述多晶硅有源层30相接触。

本发明的ltpstft基板，栅极绝缘层40经过掺氮处理，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。

综上所述，本发明的ltpstft基板的制作方法，在栅极绝缘层成膜后用含氮的等离子体对栅极绝缘层进行掺氮处理，使栅极绝缘层内的正电荷增加，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。本发明的ltpstft基板，栅极绝缘层经过掺氮处理，从而能够使p型tft阈值电压负移，相对现有技术能够使得p型tft阈值电压的最大值从-1v减小到-1.3v，进而能够改善显示面板闪屏的问题。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。