半导体封装及制造其的方法与流程

本申请要求于2017年6月7日递交的韩国专利申请no.10-2017-0070933的优先权，其全部内容通过引用合并于此。

本文描述的一个或多个实施例涉及半导体封装和用于制造半导体封装的方法。

背景技术

提供了一种半导体封装以实现用于电子产品中的集成电路芯片。在一种类型的半导体封装中，半导体芯片安装在印刷电路板(pcb)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。

不断尝试减小制造半导体封装的大小、重量和成本。随着集成度的增加，封装中的半导体芯片的大小可以变小。然而，粘附、处理和/或测试大小减小的半导体芯片的焊球可能是困难的。此外，根据半导体芯片的大小获得多样化安装板存在问题。

技术实现要素：

根据一个或多个实施例，一种半导体封装包括：第一重新分布基板；第一互连基板，第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口；第一半导体芯片，第一半导体芯片在第一重新分布基板上并且在第一互连基板的第一开口中；第一互连基板和第一半导体芯片上的第二重新分布基板；第二互连基板，第二互连基板在第二重新分布基板上并且具有贯穿第二互连基板的第二开口；以及第二半导体芯片，第二半导体芯片在第二重新分布基板上并且在第二互连基板的第二开口中。

根据一个或多个其他实施例，一种用于制造半导体封装的方法，方法包括：在第一互连基板中形成第一开口，并且第一开口贯穿第一互连基板；在第一互连基板的底表面上提供第一载体基板；在第一开口中提供第一半导体芯片；去除第一载体基板以暴露第一半导体芯片的底表面和第一互连基板的底表面；在第一半导体芯片的底表面和第一互连基板的底表面上形成第一重新分布基板；在第二互连基板中形成第二开口，第二开口贯穿第二互连基板；在第二互连基板的底表面上提供第二载体基板；在第二开口中提供第二半导体芯片；将第二互连基板粘附到第一重新分布基板的底表面上；去除第二载体基板以暴露第二半导体芯片的底表面和第二互连基板的底表面；以及在第二半导体芯片的底表面和第二互连基板的底表面上形成第二重新分布基板。

根据一个或多个其他实施例，一种半导体封装，包括：第一基板；第一基板上的第一半导体芯片；第一互连基板，第一互连基板在第一基板上并且与第一半导体芯片横向间隔开，第一半导体芯片在平面图中由第一互连基板围绕；第二基板，第二基板电连接到第一互连基板并且覆盖第一互连基板和第一半导体芯片；第二基板上的第二半导体芯片；以及第二互连基板，第二互连基板在第二基板上并且与第二半导体芯片横向间隔开，第二半导体芯片在平面图中由第二互连基板围绕，其中，第一互连基板和第二互连基板中的每一个包括基层和基层中的导电构件。

附图说明

图1示出了半导体封装的一个实施例；

图2示出了半导体封装的另一实施例；

图3示出了半导体封装的另一实施例；

图4示出了半导体封装的另一实施例；

图5示出了用于制造半导体封装的方法的一个实施例；以及

图6a至图6k示出了用于制造半导体封装的方法的各个阶段。

具体实施方式

图1、图2和图3示出了半导体封装的各种实施例的横截面图。参考图1，半导体封装p100包括第一基板100，该第一基板100例如可以是重新分布基板。第一基板100可以包括第一绝缘图案110和第一导电图案120。第一导电图案120可以包括在第一绝缘图案110与贯穿第一绝缘图案110的一个或多个通孔之间的一个或多个导电层。

第一绝缘图案110可以包括诸如氧化硅或氮化硅的无机绝缘层。在一个实施例中，第一绝缘图案110可以包括聚合物材料。第一导电图案120可以被第一绝缘图案110围绕或与第一绝缘图案110相邻。第一导电图案120可以重新分布安装在第一基板100上的第一半导体芯片310。

第一基板100可以使半导体封装p100具有扇出(fan-out)结构。第一导电图案120可以包括金属并且可以连接到第一基板100的底表面上的第一焊盘125。第一保护层130可以位于第一基板100的底表面上，并且可以包括例如无机材料、有机材料、abf(ajinomoto累积膜)或绝缘聚合物(如环氧基聚合物)。外部端子140可以被附接到第一基板100的底表面并且可以被没置在第一焊盘125上。外部端子140可以通过第一焊盘125电连接到第一导电图案120。

第一互连基板200可以在第一基板100上并且可以包括贯穿第一互连基板200的第一开口201。例如，第一开口201可以具有将第一互连基板200的底表面200a连接到第一互连基板200的顶表面200b的开孔形状。第一互连基板200的底表面200a可以与第一基板100的顶表面接触。第一互连基板200可以包括第一基层210中的第一导电构件220。第一基层210可以包括例如氧化硅。第一开口201可以占据第一互连基板200的内侧，并且第一导电构件220可以占据第一互连基板200的外侧。

第一导电构件220可以包括第一下焊盘222、第一通孔221和第一上焊盘223。第一下焊盘222可以设置在第一互连基板200的下部分中。第一下焊盘222可以不突出超过第一基层210的底表面，例如，第一下焊盘222可以嵌入到第一互连基板200中。第一下焊盘222可以机械地耦合并且电连接到第一导电图案120。第一上焊盘223可以在第一互连基板200的上部分中。第一上焊盘223可以不突出超过第一基层210的顶表面，例如，第一上焊盘223可以嵌入到第一互连基板200中。第一上焊盘223的数目可以与外部端子140的数目不同。第一通孔221可以贯穿第一基层210并且将第一下焊盘222电连接到第一上焊盘223。

第一半导体芯片310可以在第一基板100上并且可以驻留在第一互连基板200的第一开口201中。在平面图中，第一半导体芯片310可以具有比第一开口201的平面形状更小的平面形状。例如，第一半导体芯片310可以与第一开口201的内壁间隔开。第一半导体芯片310可以具有面对第一基板100的底表面310a和与底表面310a相对的顶表面310b。第一半导体芯片310的底表面310a可以是有源表面。第一半导体芯片310的底表面310a可以与第一基板100的顶表面接触。在该配置中，第一半导体芯片310的底表面310a可以与第一互连基板200的底表面200a处于相同的水平。第一半导体芯片310的顶表面310b可以与第一互连基板200的顶表面200b处于相同或更低的水平。

第一半导体芯片310具有包括第一芯片焊盘311的下部分。第一芯片焊盘311可以电连接到第一基板100的第一导电图案120。第一半导体芯片310可以是例如存储器芯片或应用处理器(ap)芯片。在一个实施例中，多个第一半导体芯片310可以驻留在第一开口201中。例如，多个第一半导体芯片310可以并排放置在第一基板100上。在这种情况下，多个第一半导体芯片310可以彼此间隔开。

第一绝缘层230可以在第一基板100上并且可以位于(或填充)第一互连基板200和第一半导体芯片310之间的区域中。第一绝缘层230可以具有与第一基板100的顶表面接触的最下面的底表面。第一绝缘层230的最下面的底表面可以与第一互连基板200的底表面200a处于相同的水平。第一绝缘层230可以包括例如绝缘聚合物、热固性树脂或abf。

第二基板400可以在第一互连基板200上，并且例如可以覆盖第一互连基板200的顶表面200b和第一半导体芯片310的顶表面310b。第二基板400可以是重新分布基板。例如，第二基板400可以包括第二绝缘图案410和第二导电图案420。第二绝缘图案410可以包括例如氧化硅。第二导电图案420可以包括第二绝缘图案410与贯穿第二绝缘图案410的一个或多个通孔之间的一个或多个导电层。第二导电图案420可以连接到第二基板400的下部分中的第二焊盘425。第二焊盘425可以从第二基板400的底表面暴露。

在平面图中，第二焊盘425可以不与第一半导体芯片310交叠。例如，第二基板400可以通过连接到第二焊盘425的第一互连基板200电连接到第一半导体芯片310和第一基板100。因此，第二焊盘425可以在第一互连基板200的顶表面200b上并且在第一半导体芯片310的外部。第二焊盘425可以耦合到第一互连基板200的第一上焊盘223。

第二导电图案420可以重新分布安装在第一基板400上的第二半导体芯片320。第二导电图案420可以通过第二焊盘425电连接到第一互连基板200的第一上焊盘223。在平面图中，第二焊盘425可以比外部端子140更密集地分布。第二导电图案420可以包括金属。在图1中，第二基板400的第二焊盘425直接连接到第一上焊盘223。

图2示出了半导体封装p200的另一实施例。如图2所示，第二基板400可以进一步包括第二保护层430和一个或多个互连端子440。第二保护层430可以包括abf或绝缘聚合物，例如环氧基聚合物。第二保护层430可以在第二基板400的底表面上。互连端子440可以在第二导电图案420和第一上焊盘223之间，以将第二导电图案420电连接到第一上焊盘223。除了第二基板400之外，半导体封装p200可以与图1的半导体封装p100基本相同。

图3示出了半导体封装p300的另一实施例。如图3所示，在第二基板400与第一半导体芯片310的顶表面310b之间还可以包括胶合层312。胶合层312可以包括例如硅树脂。在一个实施例中，为了增强热辐射，胶合层312可以包括热界面材料(tim)，例如导热油脂。第二基板400可以通过胶合层312刚性地粘附到第一半导体芯片310。胶合层312可以包括绝缘材料。胶合层312可以将第一半导体芯片310与第二基板400绝缘。除了上述胶合层312之外，半导体封装p300可以与图1的半导体封装p100基本相同。

返回来参考图1，第二互连基板500可以在第二基板400上并且可以包括贯穿第二互连基板500的第二开口501。图1示出了第二互连基板500的第二开口501与第一互连基板200的第一开口201竖直交叠。在一个实施例中，第二互连基板500可以具有与第二基板400的顶表面接触的底表面500a。

第二互连基板500可以包括第二基层510和第二基层510中的第二导电构件520。第二基层510可以包括例如氧化硅。第二开口501可以占据第二互连基板500的内侧，并且第二导电构件520可以占据第二互连基板500的外侧。

第二导电构件520可以包括第一下焊盘522、第二通孔521和第二上焊盘523。第二下焊盘522可以在第二互连基板500的下部分中。第二下焊盘522可以机械耦合并且电连接到第二基板400的第二导电图案420。第二上焊盘523可以设置在第二互连基板500的上部分中。第二通孔521可以贯穿第二基层510并且将第二下焊盘522电连接到第二上焊盘523。

第二半导体芯片320可以在第二基板400上并且可以驻留在第二互连基板500的第二开口501中。在平面图中，第二半导体芯片320可以具有比第一开口501的平面形状更小的平面形状。例如，第二半导体芯片320可以与第二开口501的内壁间隔开。

第二半导体芯片320可以具有面对第二基板400的底表面320a和与底表面320a相对的顶表面320b。第二半导体芯片320的底表面320a可以是有源表面。第二半导体芯片320的底表面320a可以与第二基板400的顶表面接触。在该配置中，第二半导体芯片320的底表面320a可以与第二互连基板500的底表面500a处于相同的水平。

第二半导体芯片320可以在第二半导体芯片320的下部分中包括第二芯片焊盘321。第二芯片焊盘321可以电连接到第二基板400的第二导电图案420。第二半导体芯片320可以是例如存储器芯片或应用处理器芯片。在其它实施例中，多个第二半导体芯片320可以驻留在第二开口501中。

第二绝缘层530可以在第二基板400上并且可以位于(或填充)第二互连基板500和第二半导体芯片320之间的区域中。第二绝缘层530可以具有与第二基板400的顶表面接触的最下面的底表面。第二绝缘层530的最下面的底表面可以与第二互连基板500的底表面500a处于相同的水平。第二绝缘层530可以包括绝缘聚合物、热固性树脂或abf。

模制层600可以在第二基板400上。例如，模制层600可以覆盖第二互连基板500的顶表面500b和第二半导体芯片320的顶表面320b。模制层600可以包括例如绝缘聚合物(例如环氧基聚合物)或高分子材料(例如热固性树脂)。在其他实施例中，第二互连基板500的第二上焊盘523可以暴露于模制层600中的开口。

上述实施例的半导体封装p100至p300可以具有堆叠多个扇出面板级封装(fo-plp)的结构。半导体封装p100至p300可以不需要单独的互连端子来将堆叠的半导体芯片310和320彼此电连接，而是可以利用板状基板200和500以及导电构件220和520(其位于半导体芯片310和320的外部)以将堆叠的半导体芯片310和320彼此电连接。

因此，每个半导体封装p100至p300包括多个堆叠的半导体芯片310和320，并且可以具有减小的厚度和大小。因此可以提高器件的集成度，每个器件包括半导体封装p100至p300中的至少一个。另外，半导体芯片310和320之间的电路径可以减小，并且由此半导体封装p100至p300可以具有优异的电特性。

上述实施例的半导体封装p100至p300可以具有堆叠三个或更多个半导体芯片的多堆叠结构。例如，半导体封装p100至p300可以进一步包括堆叠在第二半导体芯片320上的第三半导体芯片。

图4示出了半导体封装p400的另一实施例的横截面，该半导体封装p400可以包括第三基板700、第三互连基板800和第三半导体芯片330，所有这些都在第二互连基板500和模制层600之间。第三基板700和第三互连基板800可以被配置为分别与第二基板400和第二互连基板500基本相同。除了上述描述之外，半导体封装p400可以与参考图1至图3所讨论的半导体封装p100至p300中的至少一个基本相同。

图5示出了用于制造半导体封装的方法的实施例，其例如可以对应于任何一个前述实施例。图6a至图6k是示出了根据示例性实施例的用于制造半导体封装的方法的各个阶段的横截面图。图6a至图6k对应于沿着图5中的线i-i′截取的横截面图。

参考图5和图6a，第二互连基板500包括在第二基层510中的第二导电构件520。第二导电构件520可以包括第一下焊盘522、第二通孔521和第二上焊盘523。例如，可以蚀刻第二基层510并且其内部可以填充有导电材料以形成第二通孔521、第二下焊盘522和第二上焊盘523。

参考图5和图6b，第二开口501可以形成在第二互连基板500中。第二互连基板500的一部分可以被去除以形成贯穿第二互连基板500的第二开口501。第二开口501可以例如通过诸如钻孔、激光烧蚀或激光切割之类的蚀刻工艺形成。第二互连基板500的去除部分可以是在后续工艺中设置第二半导体芯片320的区域。

参考图5和图6c，第二互连基板500可以附接到第一载体基板910上。第一载体基板910可以是例如包括玻璃或聚合物的绝缘基板或者包括金属的导电基板。

第一载体基板910可以具有顶表面，该顶表面包括用于将第一载体基板910粘附到第二互连基板500的底表面500a的粘附构件。粘附构件可以包括例如胶带。

参考图5和图6d，第二半导体芯片320可以在第一载体基板910上并且在第二互连基板500的第二开口501中。在此阶段，第二半导体芯片320可以粘附到第一载体基板910。第二半导体芯片320可以具有带有第二芯片焊盘321的下部分。

参考图5和图6e，第二绝缘层530可以形成在第一载体基板910上并且可以位于(或填充)第二互连基板500和第二半导体芯片320之间的区域中。例如，可以在第二互连基板500与第二半导体芯片320之间注入绝缘材料，然后固化绝缘材料以形成第二绝缘层530。绝缘材料可以包括例如绝缘聚合物或热固性树脂。

参考图5和图6f，支撑基板920可以设置在第二互连基板500上。支撑基板920可以是例如诸如玻璃基板之类的绝缘基板。载体胶合层921可以用于将支撑基板920粘附到第二互连基板500的顶表面500b和第二半导体芯片320的顶表面320b。载体胶合层921可以是树脂膜。

第一载体基板910可以被去除。第一载体基板910可以如虚线所指定的那样被去除，从而暴露出第二互连基板500的底表面500a和第二半导体芯片320的底表面320a。可以通过施加剪切应力或通过化学处理参考图5和图6c讨论的粘附构件来去除第一载体基板910。

参考图5和图6g，第二基板400可以形成在第二半导体芯片320的底表面320a和第二互连基板500的底表面500a上。例如，第二绝缘图案410、第二导电图案420和第二焊盘425可以形成在第二半导体芯片320的底表面320a和第二互连基板500的底表面500a上。结果，可以制造第二基板400。

可以在第二半导体芯片320的底表面320a和第二互连基板500的底表面500a上形成绝缘层(例如，氧化硅层)，然后将绝缘层图案化以形成第二绝缘图案410的一部分。第二芯片焊盘321和第二下焊盘522可以通过第二绝缘图案410暴露。导电层可以形成在第二绝缘图案410的底表面上，然后被图案化以形成第二导电图案420和第二焊盘425。第二导电图案420可以电连接到第二半导体芯片320的第二芯片焊盘321和第二互连基板500的第二下焊盘522中的一个。绝缘层可以形成在第二导电图案420的底表面上，然后被图案化以形成第二绝缘图案410的其他部分。在此阶段，第二焊盘425可以通过第二绝缘图案410暴露。

参考图5和图6h，例如，可以以与参考图6a至图6e所讨论的方式相同的方式在第二基板400的底表面上设置第一互连基板200和第一半导体芯片310。例如，第一开口201可以形成在第一互连基板200中。第一互连基板200可以粘附到第二载体基板930上。第一半导体芯片310可以设置在第二载体基板930上。第一半导体芯片310可以被定位于第一互连基板200的第一开口201中。可以提供第一绝缘层230以填充第一互连基板200与第一半导体芯片310之间的区域。之后，第一互连基板200可以粘附到第二基板400的底表面上。在此阶段，第一互连基板200的第一上焊盘223可以机械地耦合并电连接到第二基板400的第二焊盘425。

参考图5和图6i，例如，可以通过施加剪切应力或通过化学处理第二载体基板930与第二基板400之间的粘附层来去除第二载体基板930。第二载体基板930可以如虚线所指定的那样被去除，从而暴露出第一互连基板200的底表面200a和第一半导体芯片310的底表面310a。

参考图5和图6j，第一基板100可以形成在第一半导体芯片310和第一互连基板200下方。第一绝缘图案110、第一导电图案120和第一焊盘125可以形成在第一半导体芯片310的底表面310a和第一互连基板200的底表面200a上。结果，可以制造第一基板100。第一基板100可以例如通过重新分布层(rdl)工艺、镶嵌工艺、双镶嵌工艺或后端制程(beol)工艺形成。

第一导电图案120可以耦合到第一半导体芯片310的第一芯片焊盘311和第一互连基板200的第一下焊盘222。第一保护层130可以形成在第一基板100的底表面上。第一保护层130可以被图案化以暴露第一焊盘125。外部端子140可以形成在暴露的第一焊盘125上，并且通过第一基板100的第一导电图案120、第一互连基板200的第一下焊盘222和第一互连基板200的第一通孔221电连接到第一上焊盘223。

参考图5和图6k，可以去除支撑基板920。然后，模制层600可以形成在第二基板400上。例如，可以在第二互连基板500与第二半导体芯片320上涂覆模制构件，然后固化模制构件以形成模制层600。模制构件可以包括例如abf、绝缘聚合物(例如环氧基聚合物)或高分子材料(例如热固性树脂)。例如，模制构件可以例如通过在大于约180℃的温度下热处理来固化。模制层600可以覆盖第二互连基板500的顶表面500b和第二半导体芯片320的顶表面320b。

再次参考图1和图5，可以执行锯切工艺以将第一基板100、第一互连基板200、第二基板400和第二互连基板500分成各个半导体封装p100。当执行锯切工艺时，第一基板100、第一互连基板200、第二基板400和第二互连基板500可以沿着图6k所示的锯切线sl切割。

根据前述实施例中的一个或多个，半导体封装包括多个堆叠的半导体芯片，其具有减小的厚度和因此减小的大小。因此，可以增加均包括半导体封装的器件的集成度。

本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如本领域技术人员在提交本申请时将清楚的，除非另有说明，否则结合特定实施例描述的特征、特性和/或元件可以单独地使用，或与结合其他实施例描述的特征、特性和/或元件相组合地使用。因此，在不脱离权利要求中阐述的实施例的精神和范围的情况下，可以进行形式和细节上的各种改变。