形成半导体结构的方法与流程

本发明实施例是涉及形成半导体结构的方法。

背景技术：

半导体集成电路(integratedcircuit，ic)行业已经历快速增长。集成电路材料及设计中的技术进步已生产出几代集成电路，其中每一代集成电路均比前一代集成电路具有更小且更复杂的电路。然而，这些进步增加了加工及制造集成电路的复杂性，并且为了实现这些进步，需要集成电路加工及制造中的类似发展。在集成电路演进过程中，一般来说已增大了功能密度(即，每芯片区域中内连器件的数目)，同时已减小了几何结构大小(即，可使用制作工艺所形成的最小组件(或线))。

集成电路通常由一系列材料层形成，其中一些材料层是通过光刻工艺图案化的。光刻工艺是制造总成本的重要因素，所述制造总成本包括加工时间及工艺中所使用的光掩模(photomask)的成本。因此，需要一种成本有效的光刻方法。

技术实现要素：

根据本公开的一些实施例，一种形成半导体结构的方法包括以下操作。在衬底之上形成多层式结构。在所述多层式结构上形成具有台阶式侧壁的光刻胶堆叠。将所述光刻胶堆叠的图案转移到所述多层式结构。

根据本公开的替代实施例，一种形成半导体结构的方法包括以下操作。在衬底之上形成多层式结构。在所述多层式结构上形成第一光刻胶层。在所述第一光刻胶层上形成第二光刻胶层。使用光掩模以第一曝光剂量对所述第一光刻胶层及所述第二光刻胶层进行曝光。使用第一显影剂对所述第一光刻胶层及所述第二光刻胶层进行显影。使用所述光掩模以与所述第一曝光剂量不同的第二曝光剂量对所述第一光刻胶层及所述第二光刻胶层进行曝光。使用第二显影剂对所述第一光刻胶层及所述第二光刻胶层进行显影。

根据本公开的又一替代实施例，一种形成半导体结构的方法包括以下操作。提供光掩模，且所述光掩模包括：掩模衬底；第一掩模图案，位于所述掩模衬底之上且具有第一透射率；以及第二掩模图案，位于所述第一掩模图案之上且具有与所述第一透射率不同的第二透射率。在一些实施例中，所述第二掩模图案的宽度小于所述第一掩模图案的宽度。提供衬底，在所述衬底上依序形成有多层式结构、第一光刻胶层及第二光刻胶层。使用所述光掩模执行第一光刻工艺，以将所述第一掩模图案的图案转移到所述第二光刻胶层来形成临时光刻胶图案。使用所述光掩模执行第二光刻工艺，以将所述第一掩模图案的所述图案转移到所述第一光刻胶层来形成第一光刻胶图案，并将所述第二掩模图案的图案转移到所述临时光刻胶图案来形成第二光刻胶图案。使用所述第一光刻胶图案及所述第二光刻胶图案作为刻蚀掩模对所述多层式结构进行刻蚀。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的临界尺寸。

图1是根据一些实施例的光掩模的剖视图。

图2a到图2g是根据一些实施例的形成半导体结构的方法的示意性剖视图。

图3是根据一些实施例的形成半导体结构的方法的流程图。

图4是根据替代实施例的光掩模的剖视图。

图5是根据替代实施例的形成半导体结构的方法的流程图。

图6a到图6d是根据替代实施例的形成半导体结构的方法的示意性剖视图。

图7a到图7b是根据替代实施例的形成半导体结构的方法的示意性剖视图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列方式的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第一特征之上或第一特征上形成第二特征可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成附加特征从而使得第二特征与第一特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参照编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在...上(on)”、“在...之上(over)”、“上覆在...上(overlying)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

图1是根据一些实施例的光掩模的剖视图。在一些实施例中，使用光掩模(也称为掩模版(reticle))通过双曝光双显影工艺(two-exposure-two-developmentprocess)对两个光刻胶层进行图案化。具体来说，使用单个光掩模对这两个光刻胶层交替地执行两次曝光工艺及两次显影工艺，且已完成的光刻胶堆叠是由双曝光双显影工艺形成的光刻胶图案的复合物。

在一些实施例中，光掩模10包括掩模衬底12、第一掩模图案14及第二掩模图案16。在使用光掩模10进行的光刻曝光工艺期间，掩模衬底12对曝光辐射(例如，紫外-uv束、或深紫外-duv束)具有基准透射率(referencetransmittance)t0。在一些实施例中，掩模衬底12是透明衬底，例如熔融石英衬底(fusedquartzsubstrate)。在一些实施例中，基准透射率t0被指定为100％，且其他透射率是相对于基准透射率t0界定的。

第一掩模图案14设置在掩模衬底12之上。第一掩模图案14对曝光辐射具有第一透射率t1。第一透射率t1小于基准透射率t0。在一些实施例中，第一透射率t1介于约15％与约90％之间，例如介于约20％与约80％之间。第一掩模图案14使曝光辐射部分地衰减。第一掩模图案14的透射率取决于其组成及厚度。在一些实施例中，第一掩模图案14包含钼硅(mosi)。另外，第一掩模图案14是以根据曝光辐射的波长进行微调以实现期望的折射率(n)及消光系数(extinctioncoefficient)(k)的mo与si的比率来沉积的。第一掩模图案14被设计成具有适合的厚度以实现预期透射率。在一个实例中，第一掩模图案14具有介于约5nm与约40nm之间的厚度。或者，第一掩模图案14包含其他衰减材料，例如氧化锆硅(zrsio)、氮化硅(sin)和/或氮化钛(tin)。

第二掩模图案16设置在第一掩模图案14之上。第二掩模图案16对曝光辐射具有第二透射率t2。在一些实施例中，第二透射率t2不同于(例如，小于)第一透射率t1。在一些实施例中，第二掩模图案16实质上使曝光辐射衰减，且第二透射率t2小于约10％，例如介于约5％与约10％之间或介于约0％与约6％之间。在一些实施例中，第二掩模图案16包含铬(cr)。在一个实例中，由cr形成的第二掩模图案16具有介于约5nm与约80nm之间的厚度。或者，第二掩模图案16可包含其他衰减材料。

第一透射率t1及第二透射率t2是相对于基准透射率t0界定的。在一些实施例中，第二透射率t2小于基准透射率t0的10％，且第一透射率t1介于基准透射率t0的约15％与约90％之间。在某些应用中，可能存在且可期望存在其他透射率范围。

在一些实施例中，第二掩模图案16的宽度小于第一掩模图案14的宽度。在一些实施例中，第二掩模图案16的边界处于第一掩模图案14的边界内，且第一掩模图案14及第二掩模图案16构成掩模堆叠18，掩模堆叠18在两侧具有台阶式侧壁。然而，本公开并非仅限于此。在替代实施例中，第二掩模图案16及第一掩模图案14在一侧对齐，而在相对侧构成台阶式侧壁。

在一些实施例中，两个掩模堆叠18并排地排列在掩模衬底12上，且在掩模堆叠18之间形成有具有台阶式侧壁的开口图案17。

在一些实施例中，每一个开口图案17包括开口17a及开口17b，开口17a位于掩模堆叠18的相邻的第一掩模图案14之间，开口17b位于掩模堆叠18的相邻的第二掩模图案16之间。在一些实施例中，开口17a及17b中的每一者具有实质上垂直的侧壁。在替代实施例中，开口17a及17b中的至少一者具有倾斜的侧壁。

光掩模10中的各种开口界定集成电路图案中的各种特征。在一些实施例中，开口17a在集成电路的第一层中界定第一特征(例如，通孔图案)，且开口17b在集成电路的第二层中界定第二特征(例如，金属线图案)。在一些实施例中，通孔图案与金属线图案共同作为集成电路中的内连线结构、镶嵌结构或重布线层结构的一部分。

图2a到图2g是根据一些实施例的形成半导体结构的方法的示意性剖视图。在一些实施例中，根据参照图2a到图2g的一个实施例，以下进一步阐述使用光掩模10对两个光刻胶层进行图案化的方法及由此制成的半导体结构。

参照图2a，提供衬底104，在衬底104上依序形成有多层式结构114、第一光刻胶层116及第二光刻胶层118。在一些实施例中，衬底104包括半导体基底100，例如硅基底。或者，半导体基底100包含锗、硅锗或适合的半导体材料，例如金刚石、碳化硅或砷化镓。衬底104可包括各种p型掺杂区和/或n型掺杂区，所述各种p型掺杂区和/或n型掺杂区被配置及耦合成形成各种器件及功能特征。衬底104可包括其他特征，例如浅沟槽隔离(shallowtrenchisolation，sti)特征。衬底104还可包括内连线结构的一部分，内连线结构包括各种金属层中的金属线、通孔特征(viafeatures)及接触特征(contactfeatures)，所述通孔特征提供相邻的金属层中的金属线之间的垂直连接，接触特征提供第一金属层中的金属线与衬底上的各种器件特征(例如，栅极、源极及漏极)之间的垂直连接。

在一些实施例中，衬底104包括嵌入在绝缘层103中的金属特征102，如图2a所示。在一些实施例中，金属特征102是内连线结构的金属层的金属线，且绝缘层103是介电层。在替代实施例中，衬底104可包括一个或多个半导体芯片，金属特征102是半导体芯片的接触件，且绝缘层103是聚合物层。

在一些实施例中，多层式结构114包括第一绝缘层108、以及位于第一绝缘层108之上的第二绝缘层112。在一些实施例中，第一绝缘层108及第二绝缘层112各自包含非有机介电材料，例如氧化硅、未经掺杂的硅酸盐玻璃(un-dopedsilicateglass，usg)、介电常数小于3.5的低-k介电材料(low-kdielectricmaterial)、适合的介电材料或其组合。在替代实施例中，第一绝缘层108及第二绝缘层112各自包含聚合物材料，例如环氧树脂、聚酰亚胺、苯并环丁烯(benzocyclobutene，bcb)、聚苯并恶唑(polybenzoxazole，pbo)等，但是也可使用其他相对柔软的、通常是有机的介电材料。

在一些实施例中，在多层式结构114中还包括第一刻蚀停止层106及第二刻蚀停止层110。在一些实施例中，第一刻蚀停止层106形成在衬底104与第一绝缘层108之间，且第二刻蚀停止层110形成在第一绝缘层108与第二绝缘层112之间。第一刻蚀停止层106(或第二刻蚀停止层110)对上覆的第一绝缘层108(或第二绝缘层112)具有刻蚀选择性且用于在后续操作期间停止刻蚀以对绝缘层进行图案化。第一刻蚀停止层106(或第二刻蚀停止层110)与第一绝缘层108(或第二绝缘层112)的组成不同，且包含另一种介电材料，例如氮化硅、氮氧化硅或碳化硅。可通过例如以下适合的技术沉积各种介电材料或聚合物材料：化学气相沉积(chemicalvapordeposition，cvd)、旋转涂布或适合的方法。

随后在第二绝缘层112上形成两个光刻胶层。具体来说，在第二绝缘层112之上形成第一光刻胶层116。第一光刻胶层116是通过旋转涂布或适合的技术形成。在第一光刻胶层116之上形成第二光刻胶层118。第二光刻胶层118是通过旋转涂布或适合的技术形成。在对每一个光刻胶层进行涂布之后可进行其他工艺，例如软烘烤(softbaking，sb)。在一些实施例中，第一光刻胶层116与第二光刻胶层118具有彼此不同的组成。举例来说，第一光刻胶层116与第二光刻胶层118二者均为正性光刻胶层(positive-tonephotoresistlayer)，它们具有对曝光辐射敏感不同的光刻胶材料。

在一些实施例中，第二光刻胶层118直接形成在第一光刻胶层116上方或者在实体上接触第一光刻胶层116。在一些实施例中，使用第一显影剂对第一光刻胶层116进行显影，且使用第二显影剂对第二光刻胶层118进行显影。在一些实施例中，第一显影剂与第二显影剂相同，且第一光刻胶层116与第二光刻胶层118可在同一显影剂单元(developerunit)中被显影。然而，本公开并非仅限于此。在替代实施例中，第一显影剂不同于第二显影剂，且第一光刻胶层116与第二光刻胶层118可在不同的显影剂单元中被显影。

在一些实施例中，将第一光刻胶层116及第二光刻胶层118选择成具有不同的曝光阈值(exposurethresholds)或阈值曝光剂量(thresholdexposuredoses)。

每一种光刻胶材料对辐射(例如，电子束(electricalbeam，e-beam)系统的电子束)具有各自相应的曝光阈值。当曝光剂量(在一些实施例中也称为曝光强度(exposureintensity)，或在替代实施例中称为曝光能量(exposureenergy))等于或大于曝光阈值时，光刻胶的对应部分发生化学改变以使得所述对应部分将在显影工艺中被显影(例如，当光刻胶是正性的时，所述对应部分被显影剂移除)。当曝光剂量小于曝光阈值时，光刻胶的对应部分不会发生化学改变而被显影(例如，当光刻胶是正性的时，所述对应部分在显影工艺期间保留下来)。应理解，用语“发生改变”意指光刻胶已充分发生改变以作出不同的响应，例如，如同经曝光的正性光刻胶在显影工艺中作出响应那样。在其中光刻胶是正性的一个实例中，仅光刻胶的以等于或大于曝光阈值的曝光剂量进行曝光的部分在显影工艺期间通过适合的显影剂被移除。光刻胶的未被曝光或者以小于曝光阈值的曝光剂量进行曝光的其他部分在显影工艺之后会保留下来。

在一些实施例中，第二光刻胶层118在曝光工艺期间使曝光辐射衰减以使得投射在第二光刻胶层118上的曝光辐射被部分地吸收，且仅一部分曝光辐射到达第一光刻胶层116。因此，第一光刻胶层与第二光刻胶层的曝光剂量是不同的。在一些实施例中，将第一光刻胶层116与第二光刻胶层118的曝光阈值选择成不同的。举例来说，第二光刻胶层118具有相对低的曝光阈值，且第一光刻胶层116具有相对高的曝光阈值。具体来说，第一光刻胶层116的曝光阈值高于第二光刻胶层118的曝光阈值。

参照图2b，使用光掩模10执行第一光刻操作，以将第一掩模图案14的图案转移到第二光刻胶层118来形成临时光刻胶图案118a。

具体来说，使用光掩模10实施第一曝光工艺以同时对第一光刻胶层116与第二光刻胶层118二者进行曝光。在第一曝光工艺之后可进行其他工艺，例如曝光后烘烤(post-exposure-baking，peb)。在一些实施例中，第一曝光工艺的曝光光线不会透射穿过光掩模10的第一掩模图案14及第二掩模图案16二者。在一些实施例中，第一曝光工艺的第一曝光剂量大于第二光刻胶层118的曝光阈值但低于第一光刻胶层116的曝光阈值。因此，第二光刻胶层118的曝光部分在第一显影工艺中被显影，而第一光刻胶层116的曝光部分在第一显影工艺之后保留下来。在一些实施例中，在使用第一显影剂对经曝光的第一光刻胶层116及经曝光的第二光刻胶层118进行显影之后，将第一掩模图案14的图案转移到第二光刻胶层118来形成临时光刻胶图案118a。

在本文中，提供各个图是出于例示目的且易于解释图案转移工艺，并且各个图不应被视为对本公开的范围的限制。所属领域中的一般技术人员应理解，光刻装置(例如，扫描仪)的投影图像例如比光掩模10中的实体特征小四倍。具体来说，所属领域中的一般技术人员应理解，临时光刻胶图案118a的尺寸例如比光掩模10的第一掩模图案14的尺寸小四倍。

参照图2c，使用光掩模10执行第二光刻操作，以将第一掩模图案14的图案转移到第一光刻胶层116来形成第一光刻胶图案116a，并将第二掩模图案16的图案转移到临时光刻胶图案118a来形成第二光刻胶图案118b。

具体来说，使用同一光掩模10实施第二曝光工艺以同时对第一光刻胶层116与第二光刻胶层118二者进行曝光。在第二曝光工艺之后可进行其他工艺，例如曝光后烘烤(peb)。在一些实施例中，第二曝光工艺的曝光光线不会透射穿过光掩模10的第二掩模图案16但会部分地透射穿过光掩模10的第一掩模图案14。在一些实施例中，第二曝光工艺的第二曝光剂量大于第一光刻胶层116的曝光阈值。然而，第二曝光工艺的第二曝光剂量的一部分被光掩模10的第一掩模图案14降低，且剩余的第二曝光剂量大于第二光刻胶层118的曝光阈值但低于第一光刻胶层116的曝光阈值。在一些实施例中，在使用第二显影剂对经曝光的第一光刻胶层116及经曝光的第二光刻胶层118进行显影之后，将第一掩模图案14的图案转移到第一光刻胶层116来形成第一光刻胶图案116a，且将第二掩模图案16的图案转移到临时光刻胶图案118a来形成第二光刻胶图案118b。

在本文中，提供各个图是出于例示目的且易于解释图案转移工艺，并且各个图不应被视为对本公开的范围的限制。所属领域中的一般技术人员应理解，光刻装置(例如，扫描仪)的投影图像例如比光掩模10中的实体特征小四倍。具体来说，所属领域中的一般技术人员应理解，第一光刻胶图案116a的尺寸例如比光掩模10的第一掩模图案14的尺寸小四倍，且第二光刻胶图案118b的尺寸例如比光掩模10的第二掩模图案16的尺寸小四倍。

在一些实施例中，第二光刻胶图案118b的宽度小于第一光刻胶图案116a的宽度。在一些实施例中，第二光刻胶图案118b的边界处于第一光刻胶图案116a的边界内。在一些实施例中，第一光刻胶图案116a及第二光刻胶图案118b构成具有台阶式侧壁的光刻胶堆叠117。在一些实施例中，两个光刻胶堆叠117并排地排列在多层式结构114上，且在光刻胶堆叠117之间形成有开口图案113。在一些实施例中，开口图案113在实体上接触下伏的金属特征102。在一些实施例中，开口图案113中的每一者包括第一开口113a及第二开口113b，第一开口113a界定集成电路的第一层中的第一特征(例如，通孔图案)，第二开口113b界定集成电路的第二层中的第二特征(例如，金属线图案)。在一些实施例中，开口图案113中的每一者界定镶嵌结构或重布线层结构。

参照图2d，使用第一光刻胶图案116a及第二光刻胶图案118b作为刻蚀掩模，对多层式结构114进行刻蚀。刻蚀操作包括湿式刻蚀、干式刻蚀或二者。在一些实施例中，刻蚀操作在同一刻蚀室中或在同一刻蚀阶段中执行，且这种刻蚀操作可被视为单个刻蚀操作。

在一些实施例中，使用光刻胶堆叠117作为刻蚀掩模对多层式结构114进行图案化以形成多层式堆叠114a。在一些实施例中，刻蚀多层式结构114的操作包括将第二光刻胶图案118b的图案转移到第二绝缘层112来形成第二绝缘图案112a，以及将第一光刻胶图案116a的图案转移到第一绝缘层108来形成第一绝缘图案108a。在一些实施例中，在同一刻蚀操作期间，将第一光刻胶图案116a的图案同时转移到第一刻蚀停止层106及第二刻蚀停止层110以形成第一刻蚀停止图案106a及第二刻蚀停止图案110a。

在一些实施例中，将两个多层式堆叠114a并排地排列在衬底104上，且在多层式堆叠114a之间形成开口图案115。在一些实施例中，在开口图案115中形成镶嵌结构或重布线层结构。在一些实施例中，开口图案115中的每一者包括通孔开口115a及沟槽开口115b，通孔开口115a位于相邻的第一绝缘图案108a之间，沟槽开口115b位于相邻的第二绝缘图案112a之间。在一些实施例中，通孔开口115a也形成在相邻的第一刻蚀停止图案106a之间及相邻的第二刻蚀停止图案110a之间。在一些实施例中，通孔开口115a及沟槽开口115b中的每一者具有实质上垂直的侧壁。在替代实施例中，通孔开口115a及沟槽开口115b中的至少一者具有倾斜的侧壁。在一些实施例中，接着通过湿式剥除或等离子体灰化来将光刻胶堆叠117移除。

参照图2e，在多层式堆叠114a之上形成晶种层120。在一些实施例中，晶种层120形成在多层式堆叠114a的顶表面及侧壁表面上以及开口图案115的底表面上。在一些实施例中，晶种层120在实体上接触衬底104的下伏的金属特征102。在一些实施例中，晶种层120包括含金属的晶种层，例如铜晶种层。形成晶种层120作为晶种，以在晶种层120之上电镀后续金属层122(图2f所示)。晶种层120可通过例如以下适合的技术形成：cvd、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、电镀、化学无电镀覆或适合的方法。

参照图2f，在晶种层120之上形成填满多层式堆叠114a之间的开口图案115的金属层122。在一些实施例中，金属层122包括含金属的层，例如铜层、铜合金层、铝层、铝合金层、铝铜层、铝硅铜层或其组合。金属层122可通过例如以下适合的技术形成：cvd、pvd、ald、电镀、化学无电镀覆或适合的方法。在一些实施例中，如果无需晶种层便可按期望实现在开口图案115内金属层122的形成，则可省略晶种层120的形成。

参照图2g，应用平坦化工艺(例如，化学机械抛光(chemicalmechanicalpolishing，cmp)工艺)来移除开口图案115外部的过量的晶种层120及过量的金属层122，且因此在开口图案115中的每一者中形成具有台阶式侧壁的集成电路特征124。在一些实施例中，集成电路特征124包括通孔124a及位于通孔124a之上的金属线124b。具体来说，通孔124a形成在相邻的第一绝缘图案108a之间的开口图案115的通孔开口115a中，且金属线124b形成在相邻的第二绝缘图案112a之间的开口图案115的沟槽开口115b中。在一些实施例中，通孔124a及金属线124b构成镶嵌结构。在替代实施例中，通孔124a及金属线124b构成重布线层结构。本公开的半导体结构1便由此完成。

图3是根据一些实施例的形成半导体结构的方法的流程图。在一些实施例中，可参照图3的流程图简明地示出图2a到图2g所示的工艺操作。

在操作200中，在衬底104之上形成多层式结构114。在操作202中，在多层式结构114上形成第一光刻胶层116。在操作204中，在第一光刻胶层116上形成第二光刻胶层118。在一些实施例中，第二光刻胶层118直接形成在第一光刻胶层116上方或者在实体上接触第一光刻胶层116。在一些实施例中，第一光刻胶层116包含第一光刻胶材料，第二光刻胶层118包含与第一光刻胶材料不同的第二光刻胶材料。在一些实施例中，第一光刻胶材料具有第一曝光阈值，第二光刻胶材料具有第二曝光阈值，且第一曝光阈值高于第二曝光阈值。在操作206中，使用光掩模10以第一曝光剂量对第一光刻胶层116及第二光刻胶层118进行曝光。在操作208中，在第一曝光操作206之后使用第一显影剂对第一光刻胶层116及第二光刻胶层118进行显影。在操作210中，使用光掩模10以与第一曝光剂量不同的第二曝光剂量对第一光刻胶层116及第二光刻胶层118进行曝光。在一些实施例中，第二曝光剂量高于第一曝光剂量。在操作212中，在第二曝光操作210之后使用第二显影剂对第一光刻胶层116及第二光刻胶层118进行显影，且因此，在多层式结构114上形成具有台阶式侧壁的光刻胶堆叠117。在一些实施例中，第一显影剂与第二显影剂相同。在操作214中，将光刻胶堆叠117的图案转移到多层式结构114，且因此，穿过多层式结构114形成具有台阶式侧壁的开口图案115。在一些实施例中，在开口图案115中形成集成电路特征124。在一些实施例中，集成电路特征124是镶嵌结构或重布线层结构。

提供以上实施例是出于例示目的，且以上实施例并非被视为对本公开进行限制，在以上实施例中，执行使用单个光掩模进行的双曝光双显影工艺以界定镶嵌结构或重布线层结构。所属领域中的一般技术人员应理解，可根据工艺要求执行使用单个光掩模进行的多次曝光多次显影工艺。具体来说，使用单个光掩模对多个光刻胶层交替地执行多次曝光工艺及多次显影工艺，且已完成的光刻胶堆叠是由多次曝光多次显影工艺形成的光刻胶图案的复合物。

图4是根据替代实施例的光掩模的剖视图。在一些实施例中，光掩模用于通过三次曝光三次显影工艺对三个光刻胶层进行图案化。

在一些实施例中，光掩模11包括掩模衬底12、第一掩模图案14、第二掩模图案16及第三掩模图案19。在一些实施例中，掩模衬底12具有基准透射率t0。第一掩模图案14位于掩模衬底之上且具有第一透射率t1。第二掩模图案16位于第一掩模图案14之上且具有比第一透射率t1小的第二透射率t2。第三掩模图案19位于第二掩模图案16之上且具有比第二透射率t2小的第三透射率t3。

在一些实施例中，基准透射率t0被指定为100％，且第一透射率t1到第三透射率t3是相对于基准透射率t0界定的。在一些实施例中，第三透射率t3小于基准透射率t0的10％，第二透射率t2介于基准透射率t0的约15％与50％之间，且第一透射率t1介于基准透射率t0的约55％与90％之间。所属领域中的一般技术人员应理解，提供第一掩模图案到第三掩模图案中的每一者的透射率范围是出于例示目的，而所述透射率范围并非被视为对本公开进行限制。在某些应用中，可能存在且可期望存在其他透射率范围。

在一些实施例中，第三掩模图案19的边界处于第二掩模图案16的边界内，且第二掩模图案16的边界处于第一掩模图案14的边界内。在一些实施例中，第一掩模图案14、第二掩模图案16及第三掩模图案19构成掩模堆叠21，掩模堆叠21在两侧具有台阶式侧壁。然而，本公开并非仅限于此。在替代实施例中，第一掩模图案14、第二掩模图案16及第三掩模图案19在一侧对齐，而在相对侧构成台阶式侧壁。

在一些实施例中，两个掩模堆叠21并排地排列在掩模衬底12上，且在掩模堆叠21之间形成有具有台阶式侧壁的开口图案22。

在一些实施例中，根据参照图5以及图6a到图6d的一个实施例，以下进一步阐述使用光掩模11对三个光刻胶层进行图案化的方法及由此制成的半导体结构。

图5是根据替代实施例的形成半导体结构的方法的流程图。图6a到图6d是根据替代实施例的形成半导体结构的方法的示意性剖视图。

在操作400中，在衬底300之上形成多层式结构314。在一些实施例中，在多层式结构314与衬底300之间可选地形成隔离层301。在一些实施例中，多层式结构314从底部到顶部包括第一刻蚀停止层302、第一绝缘层304、第二刻蚀停止层306、第二绝缘层308、第三刻蚀停止层310及第三绝缘层312。刻蚀停止层对上覆的绝缘层具有刻蚀选择性。绝缘层及刻蚀停止层的数目不受本公开的各个图的限制。在一些实施例中，刻蚀停止层被称为牺牲层，且形成导电层来替换牺牲层以进行进一步应用。

在操作402中，在多层式结构314上形成第一光刻胶层316。在操作404中，在第一光刻胶层316上形成第二光刻胶层318。在操作406中，在第二光刻胶层318上形成第三光刻胶层320。在一些实施例中，第二光刻胶层318位于第一光刻胶层316与第三光刻胶层320之间且在实体上接触第一光刻胶层316及第三光刻胶层320。在一些实施例中，将第一光刻胶层316、第二光刻胶层318及第三光刻胶层320选择成具有不同的曝光阈值或阈值曝光剂量。在一些实施例中，第一光刻胶层316的曝光阈值高于第二光刻胶层318的曝光阈值，且第二光刻胶层318的曝光阈值高于第三光刻胶层320的曝光阈值。

在操作408中，使用光掩模11以第一曝光剂量对第一光刻胶层316到第三光刻胶层320进行曝光。在操作410中，使用第一显影剂对第一光刻胶层316到第三光刻胶层320进行显影。在操作412中，使用光掩模11以与第一曝光剂量不同的第二曝光剂量对第一光刻胶层316到第三光刻胶层320进行曝光。在操作414中，使用第二显影剂对第一光刻胶层316到第三光刻胶层320进行显影。在操作416中，使用光掩模11以与第二曝光剂量不同的第三曝光剂量对第一光刻胶层316到第三光刻胶层320进行曝光。在操作418中，使用第三显影剂对第一光刻胶层316到第三光刻胶层320进行显影，且因此形成具有台阶式侧壁的光刻胶堆叠321。

在一些实施例中，光刻胶堆叠321从底部到顶部包括第一光刻胶图案316a、第二光刻胶图案318a及第三光刻胶图案320a。在一些实施例中，第三光刻胶图案320a的宽度小于第二光刻胶图案318a的宽度，且第二光刻胶图案318a的宽度小于第一光刻胶图案316a的宽度。在一些实施例中，第三光刻胶图案320a的边界处于第二光刻胶图案318a的边界内，且第二光刻胶图案318a的边界处于第一光刻胶图案316a的边界内。在一些实施例中，两个光刻胶堆叠321并排地排列在多层式结构314上，且在光刻胶堆叠321之间形成有开口图案313。在一些实施例中，开口图案313界定台阶式接触垫结构(steppedcontactpadstructure)。

在一些实施例中，第一曝光操作408的第一曝光剂量小于第二曝光操作412的第二曝光剂量，且第二曝光操作412的第二曝光剂量小于第三曝光操作416的第三曝光剂量。

在一些实施例中，第一显影剂、第二显影剂及第三显影剂具有相同的组成，且第一显影操作410、第二显影操作414及第三显影操作418可在同一显影剂单元中执行。然而，本公开并非仅限于此。在替代实施例中，第一显影剂、第二显影剂及第三显影剂的组成不同，且第一显影操作410、第二显影操作414及第三显影操作418可在不同的显影剂单元中执行。

在操作420中，将光刻胶堆叠321的图案转移到多层式结构314，且因此，穿过多层式结构314形成具有台阶式侧壁的开口图案315。在一些实施例中，使用光刻胶堆叠321作为刻蚀掩模对多层式结构314进行图案化以形成多层式堆叠114a。在一些实施例中，多层式堆叠114a中的每一者从底部到顶部包括第一刻蚀停止图案302a、第一绝缘图案304a、第二刻蚀停止图案306a、第二绝缘图案308a、第三刻蚀停止图案310a及第三绝缘图案312a。

在一些实施例中，形成导电层305来替换多层式堆叠314a的第一刻蚀停止图案302a、第二刻蚀停止图案306a及第三刻蚀停止图案310a。具有台阶式接触垫结构的半导体结构2便由此完成。在一些实施例中，裸露出的导电层305作为接触垫的着陆区(landingzones)，且随后形成接触件来着陆在接触垫的着陆区上。

在图2a到图2d所示的实施例中，通过图2a到图2c所示的工艺操作，在多层式结构114上形成具有台阶式侧壁的光刻胶堆叠117，并通过图2d所示工艺操作，将光刻胶堆叠117的图案转移到多层式结构114来形成多层式堆叠114a。在图2a到图2d所示的实施例中，多层式堆叠114a中的每一者形成有实质上垂直的侧壁。然而，本公开并非仅限于此。在替代实施例中，在执行图2a到图2c所示工艺操作之后，将光刻胶堆叠117的图案转移到多层式结构114来形成具有倾斜的侧壁的多层式堆叠114b，如图7a所示。具体来说，两个多层式堆叠114b并排地排列在衬底104上，且在多层式堆叠114b之间形成有开口图案115。在图7a所示的实施例中，开口图案115中的每一者包括具有倾斜的侧壁的通孔开口115a及具有实质上垂直的侧壁的沟槽开口115b。之后，执行与图2e到图2g中阐述的工艺操作相似的工艺操作，以形成其中具有集成电路特征124的半导体结构3，如图7b所示。

有鉴于上述，在一些实施例中，可通过单个光掩模及单个刻蚀工艺容易地界定具有台阶式轮廓的集成电路特征。工艺流程简单且适用于大规模生产。另外，相邻的特征(例如，金属到通孔)之间的对准(overlay)可得到改善。通过所公开的方法，制造成本及制造循环时间(cycletime)二者均可得到减少。另外，通过本公开的方法，集成电路特征可形成有期望的轮廓，例如，具有实质上垂直的侧壁、倾斜的侧壁或其组合。因此，产品及工艺灵活性二者均得到了改善。

根据本公开的一些实施例，一种形成半导体结构的方法包括以下操作。在衬底之上形成多层式结构。在所述多层式结构上形成具有台阶式侧壁的光刻胶堆叠。将所述光刻胶堆叠的图案转移到所述多层式结构。

根据本公开的替代实施例，一种形成半导体结构的方法包括以下操作。在衬底之上形成多层式结构。在所述多层式结构上形成第一光刻胶层。在所述第一光刻胶层上形成第二光刻胶层。使用光掩模以第一曝光剂量对所述第一光刻胶层及所述第二光刻胶层进行曝光。使用第一显影剂对所述第一光刻胶层及所述第二光刻胶层进行显影。使用所述光掩模以与所述第一曝光剂量不同的第二曝光剂量对所述第一光刻胶层及所述第二光刻胶层进行曝光。使用第二显影剂对所述第一光刻胶层及所述第二光刻胶层进行显影。

根据本公开的又一替代实施例，一种形成半导体结构的方法包括以下操作。提供光掩模，且所述光掩模包括：掩模衬底；第一掩模图案，位于所述掩模衬底之上且具有第一透射率；以及第二掩模图案，位于所述第一掩模图案之上且具有与所述第一透射率不同的第二透射率。在一些实施例中，所述第二掩模图案的宽度小于所述第一掩模图案的宽度。提供衬底，在所述衬底上依序形成有多层式结构、第一光刻胶层及第二光刻胶层。使用所述光掩模执行第一光刻工艺，以将所述第一掩模图案的图案转移到所述第二光刻胶层来形成临时光刻胶图案。使用所述光掩模执行第二光刻工艺，以将所述第一掩模图案的所述图案转移到所述第一光刻胶层来形成第一光刻胶图案，并将所述第二掩模图案的图案转移到所述临时光刻胶图案来形成第二光刻胶图案。使用所述第一光刻胶图案及所述第二光刻胶图案作为刻蚀掩模对所述多层式结构进行刻蚀。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。