线圈部件的制作方法

本发明涉及线圈部件，特别涉及具有在卷芯部上卷绕了2根线的构造的绕线型的线圈部件中的关于线的卷绕方式的改进。

背景技术：

作为本发明涉及的线圈部件的代表例，有共模扼流线圈。

本发明兴趣所在的共模扼流线圈例如在日本专利第4789076号公报(专利文献1)中被记载。在图9中表示了具有与专利文献1所记载的构成基本相同的构成的共模扼流线圈41的外观。

如图9所示，共模扼流线圈41具备：芯42、分别构成电感器的第1线(wire)43以及第2线44。芯42由电绝缘性材料构成，更具体而言由作为电介质的铝、作为磁性体的ni-zn系铁氧体、或者树脂等构成。芯42整体呈剖面四边形状。线43以及44例如由被绝缘覆盖的铜线构成。

芯42具有卷芯部45以及分别被设置于卷芯部45的各端部的第1凸缘部46以及第2凸缘部47。第1线43以及第2线44在卷芯部45上从第1凸缘部46侧的第1端部朝向第2凸缘部47侧的第2端部相互具有实际上相同的匝数并卷绕为螺旋状。

在第1凸缘部46设置有第1以及第2端子电极48以及49，在第2凸缘部47设置有第3以及第4端子电极50以及51。端子电极48～51例如通过导电性浆料的烧结、导电性金属的镀覆等而形成。其中，根据端子电极48～51的位置可知，图9以将共模扼流线圈41朝向安装基板侧的安装面朝向了上方的姿势图示了共模扼流线圈41。

第1线43的各端部与第1以及第3端子电极48以及50连接，第2线44的各端部与第2以及第4端子电极49以及51连接。这些连接例如可应用热压接。

具有以上那样的构成的共模扼流线圈41赋予了图10所示那样的等效电路。在图10中，对与图9所示的要素相当的要素赋予了相同的参照符号。

参照图10，共模扼流线圈41具备：由连接在第1以及第3端子电极48以及50间的第1线43构成的第1电感器52、和由连接在第2以及第4端子电极49以及51间的第2线44构成的第2电感器53。这些第1电感器52与第2电感器53相互磁耦合。

图9中虽没有明确表示，但第1线43以构成与卷芯部45的周面接触的第1层的状态被卷绕，第2线44以使其剖面上的一部分嵌入到在第1线43的相邻的匝(turn)间形成的凹部并且构成第1层的外侧的第2层的状态被卷绕。

共模扼流线圈41还具备顶板54。顶板54与芯42相同，例如由作为非磁性体的铝、作为磁性体的ni-zn系铁氧体、或者树脂等构成。在芯42以及顶板54由磁性体构成时，通过设置顶板54以便将第1凸缘部46以及第2凸缘部47间连结，从而芯42与顶板54配合而构成闭合磁路。

专利文献1：日本专利第4789076号公报

在上述的共模扼流线圈41中，存在若输入其的信号频率变高，则被输入的差动信号成分中的、转换为共模噪声并输出的比例即模式转换特性有时被表现得很大。

同样的问题并不限于共模扼流线圈，例如在具备相同的第1线以及第2线的绕线型芯片变压器中也会遭遇相同的问题。

技术实现要素：

鉴于此，本发明的目的在于，提供一种能够解决上述问题的线圈部件。

本发明涉及的线圈部件具备：芯，包括在一方以及另一方分别具有第1端部以及第2端部的卷芯部；以及第1线以及第2线，在上述卷芯部上从第1端部朝向第2端部相互具有实际上相同的匝数并被卷绕为螺旋状。这里，上述第1线以构成与卷芯部的周面接触的第1层的状态被卷绕，上述第2线以其大部分使剖面上的一部分嵌入到在第1线的相邻的匝间形成的凹部并且构成第1层的外侧的第2层的状态被卷绕。

其中，之所以以构成第1层的外侧的第2层的状态进行卷绕是因为作为第2线的大部分的线出于卷绕状态的原因，可能存在必须卷绕为使第2线的很少一部分与卷芯部的周面接触的状况。

在这样的线圈部件中，为了解决上述的技术课题，本发明的特征在于具有以下那样的构成。

即，在通过第1线以及第2线各自的从第1端部侧开始数的匝数n(n是自然数)进行表现时，沿着卷芯部的轴线方向分布有：

(1)通过第2线的第n匝或者第n+1匝嵌入到第1线的第n匝与第n+1匝之间的凹部，由此在第1线与第2线之间错开0.5匝的错开0.5匝区域；以及

(2)在错开0.5匝区域中，当第2线的第n匝嵌入到第1线的第n匝与第n+1匝之间的凹部时，通过第2线的第n+2匝嵌入到第1线的第n匝与第n+1匝之间的凹部，由此在第1线与第2线之间错开1.5匝的错开1.5匝区域，或者在错开0.5匝区域中，当第2线的第n+1匝嵌入到第1线的第n匝与第n+1匝之间的凹部时，通过第2线的第n-1匝嵌入到第1线的第n匝与第n+1匝之间的凹部，由此在第1线与第2线之间错开1.5匝的错开1.5匝区域。

而且，其特征在于，位于上述错开0.5匝区域的第2线的匝数之和是位于上述错开1.5匝区域的第2线的匝数之和的2倍以上5倍以下。

根据这样的构成，如依据后述的考察可知那样，能够在第1线以及第2线整体中使在第1以及第2线间产生的斜电容平衡。

根据本发明，能够减少第1以及第2线间产生的杂散电容的影响。因此，例如在共模扼流线圈中能够减少模式转换特性。

附图说明

图1是本发明的第1实施方式涉及的作为线圈部件的共模扼流线圈61的仰视图、表示了朝向安装基板侧的面。

图2是示意性地表示图1所示的共模扼流线圈61中的第1线43以及第2线44的卷绕状态的剖视图。

图3是用于对图2所示的第1线43的绕线顺序进行说明的剖视图。

图4是用于对图2所示的第2线44的绕线顺序进行说明的剖视图。

图5是用于对图2所示的第1线43以及第2线44间产生的斜电容(slantcapacitance)进行说明的剖视图。

图6是用于对图5所示的第1线43以及第2线44间产生的斜电容更详细地进行说明的等效电路图

图7是与图2的上半部相当的图，是示意性地表示本发明的第2实施方式涉及的共模扼流线圈61a中的第1线43以及第2线44的卷绕状态的剖视图。

图8是与图2的上半部相当的图，是示意性地表示本发明的第3实施方式涉及的共模扼流线圈61b中的第1线43以及第2线44的卷绕状态的剖视图。

图9是表示具有与专利文献1记载的构成基本相同的构成的共模扼流线圈41的外观的立体图。

图10是图9所示的共模扼流线圈41的等效电路图。

图11是用于对图9所示的第1线43以及第2线44间产生的斜电容进行说明的剖视图。

图12是用于对图11所示的第1线43以及第2线44间产生的斜电容更详细地进行说明的等效电路图。

具体实施方式

首先，关于上述的模式转换特性(以下，记载为“scd21”。)增加的问题，下面说明本申请发明人们发现的内容。

上述的问题的原因是与共模扼流线圈41关联产生的杂散电容(分布电容)使通过共模扼流线圈41的信号的平衡崩溃。

首先，参照图11以及图12对共模扼流线圈41中产生的杂散电容更详细地进行说明。在图11中，以剖视图放大表示了卷芯部45上的第1线43以及第2线44的卷绕状态的一部分。在图11中，在第1线43以及第2线44各自的剖面内标记的数字表示匝(turn)数。即，在图11中，以剖视图放大表示了第1线43以及第2线44各自的第1匝至第3匝。另外，在图11中，为了明确第1线43和第2线44的区别，在表示第1线43的剖面中实施了阴影。

如图11所示，对于构成第1层的第1线43和构成第2层的第2线44而言，按照在第1线43的第1匝与第2匝之间的凹部嵌入到第2线44的第1匝、在第1线43的第2匝与第3匝之间的凹部嵌入到第2线44的第2匝这一规则而在卷芯部45上进行卷绕。

若一般化表现，则在第1线43的第n匝与第n+1匝之间的凹部嵌入到第2线44的第n匝。结果，第1线43与第2线44在卷芯部45的轴线方向的位置不一致，相互错开0.5匝。

在图12中图示了第1线43以及44各自的第1匝至第4匝。在图12中，第1线43以及44各自的1匝用一个电感器符号表示，图示为第1线43以及44各自的相同匝在上下排列。

在这样的卷绕状态下，会在第1线43与第2线44之间产生杂散电容(分布电容)。由于杂散电容的大小与线43以及44间的物理距离成比例，因此对于共模扼流线圈41的特性，在邻接的线43以及44间产生的杂散电容的影响是主要的。邻接的线43以及44间产生的杂散电容具体例如在图11中是在第1线43的第1匝与第2线44的第1匝之间产生的杂散电容、在第1线43的第2匝与第2线44的第1匝之间产生的杂散电容等。

这里，本申请发明人们发现了作为使scd21增加的主要原因，在于邻接的线43以及44间产生的杂散电容中的、第1线43以及第2线44的不同的匝间的杂散电容cd(以下，记载为“斜电容cd”。)的影响大。因此，在图11以及图12中，仅图示了斜电容cd。

共模扼流线圈41中的斜电容cd例如在如第1线43的第2匝与第2线的第1匝之间那样、第1线43的第n+1匝与第2线的第n匝之间形成。因此，在图示为第1线43以及第2线44各自的相同匝在上下排列的图12的等效电路图中，斜电容cd成为所谓的“右斜下”的连接姿势。其中，该“右斜下”或“右斜上”这样的表现在后面的说明中也使用。

接下来，对该“右斜下”的连接姿势给予scd21的影响进行说明。首先，在图10中，将从第1端子电极48输入的信号向第3端子电极50输出的比例设为s21，将从第1端子电极48输入的信号向第4端子电极51输出的比例设为s41。另外，同样将从第2端子电极49输入的信号向第3端子电极50输出的比例设为s23，将从第2端子电极49输入的信号向第4端子电极51输出的比例设为s43。

此时，scd21是s21+s41-s23-s43，若将式子变形，则成为scd21＝(s21-s43)+(s41-s23)。这里，s41以及s23是关于在第1线43与第2线43之间传播的信号的特性，特别是大幅受到通过第1线43与第2线43之间产生的杂散电容而传递的信号的影响。

此时，在共模扼流线圈41中，由于前述的斜电容cd的存在，在s41与s23中，一部分的信号的传播路径不同。例如，s41是包括在斜率为-1的斜电容cd的路径(例如，从第1线43的第2匝至第2线44的第1匝的路径等)传递的信号的值。在从第1线43向第2线44传播时，该信号按照正好返回(逆向返回)-1匝量的位置的方式进行传递。另一方面，s23是包括在斜率为+1的斜电容cd的路径(例如，从第2线44的第2匝到第1线43的第3匝的路径等)中传递的信号的值。在从第2线44向第1线43传播时，该信号按照正好前进(走捷径：short-cuts)+1匝量的位置的方式进行传递。因此，在上述2个信号间，由于在电感器中通过的距离不同，使得信号的衰减特性不同，因此产生s41与s23之间的非对称性，(s41-s23)不是0。

此外，在s41与s23中，也包括在第1线43与第2线44的相同匝间产生的(斜率是0)杂散电容的路径进行传递的信号，但关于该路径，s41与s23是对称的，几乎能够忽略对(s41-s23)的项造成的影响。

这样，在s41与s23之间产生因该斜电容cd的斜率的差异而引起的信号传播特性的非对称性。并且，在共模扼流线圈41中，s41侧几乎遍及全匝具有斜率是-1的斜电容cd的路径，s23几乎遍及全匝具有斜率是+1的斜电容cd的路径。即，因在这些路径中传递的信号的总和，使得s41与s23之间的信号传播特性的非对称性进一步变大，(s41-s23)的项具有有效的值，因此scd21变大。

此外，作为上述的杂散电容，除了上述那样的线43以及44间产生的杂散电容以外，还存在线43以及44与端子电极48～51之间产生的杂散电容、在安装了共模扼流线圈41的状态下安装基板上的布线与基准大地面之间产生的杂散电容等，通常可认为在线43以及44间产生的杂散电容、特别是斜电容cd的斜率的总和引起的影响最大。

本申请发明人们通过着眼于上述那样的s41、s23受到影响的斜电容cd的斜率的总和，想到了以下说明的实施方式。

下面，针对共模扼流线圈进行本发明的实施方式的说明。

在图1中，表示了本发明的第1实施方式涉及的共模扼流线圈61。图1所示的共模扼流线圈61与前述的图9所示的共模扼流线圈41相比，仅第1线43以及第2线44的卷绕方式不同，这以外的构成实际上相同。因此，在图1中对与图9所示的要素相当的要素赋予了相同的附图标记，并省略重复的说明。

在图1中表示了共模扼流线圈61中的、朝向安装基板侧的面。另外，在图1中省略了图9所示的顶板54的图示。另外，在图1中为了明确区别第1线43与第2线44，通过涂黑图示了第1线43，通过空白图示了第2线44。

图1所示的共模扼流线圈61中的第1线43以及第2线44的卷绕状态在图2中被以示意性的剖视图表示。若将图1与图2对比，则可知关于线43以及44的匝数，图1所示的匝数比图2所示的匝数少，在图1中，线43以及44被进行了省略地图示。另外，在图2以及其以后的附图中，为了明确与第2线44的区别，对表示第1线43的剖面实施了阴影。

第1线43以及第2线44在卷芯部45上从设置有第1凸缘部46的第1端部62侧朝向设置有第2凸缘部47的第2端部63相互具有实际上相同的匝数而卷绕为螺旋状。在图2所示的第1线43以及第2线44各自的剖面内，标记了从卷芯部45的第1端部62侧开始数的匝数“1”～“32”。在第1线43以及第2线44各自的剖面内标记匝数这一做法在图3和图4以及后述的图7和图8中也被采用。

第1线43以构成与卷芯部45的周面接触的第1层的状态被卷绕，第2线44以其大部分使剖面上的一部分嵌入到在第1线的相邻的匝间形成的凹部并且构成第1层的外侧的第2层的状态被卷绕。

与图2一起参照图3以及图4对第1线43以及第2线44的卷绕状态的详细内容进行说明。在图3以及图4中，被卷绕在卷芯部45的周围的第1线43以及第2线44的各部分中的、位于卷芯部45的近前侧的部分被用实线示意性地表示，被卷芯部45遮挡的部分被用虚线示意性地表示。此外，关于线43以及44的、被卷芯部45遮挡的部分，并没有全部图示，仅用虚线表示了具有特征的位置。

另外，在图2至图4中，从卷芯部45的第1端部62朝向第2端部63按照“错开0.5匝区域a”、“过渡区域c”以及“错开1.5匝区域b”这样的顺序进行表示。即，沿着卷芯部45的轴线方向，分布有错开0.5匝区域a、过渡区域c以及错开1.5匝区域b。这些区域a～c各自的名称的由来通过后述的说明将变得清楚，按照区域a～c的每个分开进行第1线43以及第2线44的卷绕状态的说明。

首先，第1线43的始端与第1端子电极48(参照图1)连接。

接着，主要参照图3，第1线43在错开0.5匝区域a中，以在相邻的匝间不形成缝隙的状态从第1匝卷绕到第24匝。

接着，在过渡区域c中，位于第1线43中的从第24匝向第25匝转移的部分，在第24匝与第25匝之间形成缝隙。

接着，在错开1.5匝区域b中，第1线43再次以在相邻的匝间不形成缝隙的状态，从第25匝卷绕到第32匝。

而且，第1线43的终端与第3端子电极50(参照图1)连接。然后，卷绕第2线44。

首先，第2线44的始端与第2端子电极49(参照图1)连接。

接着，主要参照图4，在错开0.5匝区域a中，以在第1线43的例如第1匝与第2匝之间的凹部嵌入到第2线44的第1匝、即若一般化则在第1线43的第n匝与第n+1匝之间的凹部嵌入到第2线44的第n匝的状态，从第2线44的第1匝卷绕到第23匝。

接着，在过渡区域c中，第2线44以相对于第23匝形成了缝隙的状态卷绕第24匝，并且，以相对于第24匝形成了缝隙的状态卷绕第25匝。这些第24匝以及第25匝以与卷芯部45的周面接触的状态被卷绕。此时，若对照图3和图4则可知，第2线44在3个位置与第1线43交叉。

接着，在错开1.5匝区域b中，首先，第2线44的第26匝嵌入到自身的第25匝与第1线43的第25匝之间的凹部，接着，以第2线44的第27匝嵌入到第1线43的例如第25匝与第26匝之间的凹部、即若一般化则第2线44的第n+2匝嵌入到第1线43的第n匝与第n+1匝之间的凹部的状态，从第2线44的第26匝卷绕至第32匝。

而且，第2线44的终端与第4端子电极51(参照图1)连接。

此外，在图2以及图4中，被图示为与第2线44邻接的虚线的圆是用于明示在此未被卷绕的部分、即形成“空”。

参照图5以及图6对在以上那样构成的共模扼流线圈61中产生的斜电容进行说明。图5以剖视图放大表示了卷芯部45上的第1线43以及第2线44的卷绕状态的一部分。在图5中，在第1线43以及第2线44各自的剖面内或者剖面附近标记的数字表示匝数。即，在图5中表示了第1线43以及第2线44各自的第1匝至第3匝、第1线43的第25匝至第27匝以及第2线44的第26匝至第28匝。

如图5所示那样，在错开0.5匝区域a中，第1线43与第2线44相互错开0.5匝。因此，赋予“错开0.5匝区域”的名称。另一方面，在错开1.5匝区域b中，第1线43与第2线44相互错开1.5匝。因此，赋予“错开1.5匝区域”的名称。“过渡区域”意味着是从错开0.5匝区域a向错开1.5匝区域b转移的区域。

图6通过与图12相同的手法，图示为第1线43以及第2线44各自的相同匝在上下排列，并且以等效电路图表示了在图5所示的第1线43以及第2线44的不同匝间产生的杂散电容(斜电容)。

在错开0.5匝区域a中，第1线43以及第2线44的配置与前述的图11所示的配置相同，形成与图12所示的等效电路相同的等效电路。因此，在图5所示的错开0.5匝区域a中，在第1线43与第2线44之间形成如图6的错开0.5匝区域a中所示那样，所谓的“右斜下”的斜电容cd。特别是，若从第2线44侧观察，则错开0.5匝区域a中的斜电容cd的斜率是“+1”。

另一方面，如图5所示，在错开1.5匝区域b中，在第1线43与第2线44之间形成斜电容cd1以及cd2。如图6的错开1.5匝区域所示，在等效电路图中，斜电容cd1以及cd2均成为所谓的“右斜上”的连接姿势。特别是，若从第2线44侧观察，则错开1.5匝区域b中的斜电容cd1的斜率是“-1”，斜电容cd2的斜率是“-2”。

这里，将斜电容cd以及斜电容cd1和cd2的各个进行数值化，考察各个的大小以及作用。

例如，在如图6的错开0.5匝区域a所示的斜电容cd那样具有“右斜下”的连接姿势的情况下，当将斜电容数值化时，赋予“+”的符号。相反，例如在如图6的错开1.5匝区域b所示的斜电容cd1或者cd2那样具有“右斜上”的连接姿势的情况下，当将斜电容数值化时，赋予“+”的符号。

另外，在如图6的错开0.5匝区域a所示的斜电容cd或者图6的错开1.5匝区域b所示的斜电容cd1那样，产生斜电容的第1线43侧的匝数与第2线44侧的匝数之差是“1”的情况下，将斜电容的绝对值数值化为“1”。另外，在如图6的错开1.5匝区域b所示的斜电容cd2那样，产生斜电容的第1线43侧的匝数与第2线44侧的匝数之差是“2”的情况下，将斜电容的绝对值数值化为“2”。

若根据上述的规则，则在图5的错开0.5匝区域a中产生的斜电容cd能够数值化为“+1”。即，在错开0.5匝区域a中，第2线44的每1匝产生“+1”的斜电容。另外，在图5的错开1.5匝区域b中产生的斜电容cd1能够数值化为“-1”，在相同的图5的错开1.5匝区域b中产生的斜电容cd2能够数值化为“-2”。因此，在错开1.5匝区域b中，第2线44的每1匝产生(-1)+(-2)＝-3的斜电容。

这里，在将位于错开0.5匝区域a的第2线44的匝数之和设为n0.5、将位于错开1.5匝区域b的第2线44的匝数之和设为n1.5时，在错开0.5匝区域a中，作为整体产生+1×n0.5的斜电容，在错开1.5匝区域b中作为整体产生-3×n1.5的斜电容。

因此，若位于错开0.5匝区域a的第2线44的匝数之和n0.5是位于错开1.5匝区域b的第2线44的匝数之和n1.5的3倍，即n0.5＝n1.5×3，则在错开0.5匝区域a中作为整体产生+1×n0.5＝+1×n1.5×3＝+3×n1.5的斜电容，与错开1.5匝区域b整体的-3×n1.5的斜电容相抵消，能够使第1线43以及第2线44间产生的斜电容在第1线43以及第2线44整体平衡。因此，能够减少第1线43以及第2线44间产生的斜电容的影响，能够降低共模扼流线圈61的模式转换特性。

此外，实际上作为对模式转换特性有影响的杂散电容，除了上述那样的在线43以及44间产生的杂散电容以外，还存在线43以及44与端子电极48～51之间产生的杂散电容、在安装了共模扼流线圈41的状态下安装基板上的布线与基准大地面之间产生的杂散电容等。因此，考虑这些杂散电容等，并进一步考虑也可能存在第2线44的匝数未被分割为1：3的情况，并不局限于位于上述的错开0.5匝区域a的第2线44的匝数之和n0.5正好是位于错开1.5匝区域b的第2线44的匝数之和n1.5的3倍，是2倍以上且5倍以下都为本发明的范围。

若对图2所示的具体的卷绕状态进行说明，则在错开0.5匝区域a中，第2线44的匝数之和n0.5是“23”，在错开1.5匝区域b中，第2线44的匝数之和n1.5是“6”。因此，第2线44的匝数之和n0.5是第2线44的匝数之和n1.5的23/6≈3.8倍。

如前述那样，关于n0.5/n1.5的值，在本发明中具有2倍以上且5倍以下这样的范围。在图2所示的卷绕方式的情况下，处于搭载在构成第1层的第1线43上的状态的、成为第2层的第2线44中的、属于错开0.5匝区域a以及错开1.5匝区域b的总匝数，即n0.5+n1.5是29。将该n0.5+n1.5＝29分开为2个，

在n0.5是20、n1.5是9的情况下，n0.5/n1.5约为2.2，

在n0.5是21、n1.5是8的情况下，n0.5/n1.5约为2.6，

在n0.5是22、n1.5是7的情况下，n0.5/n1.5约为3.1，

在n0.5是23、n1.5是6的情况下，n0.5/n1.5约为3.8，

在n0.5是24、n1.5是5的情况下，n0.5/n1.5为4.8。

因此，在上述任一个的情况下，n0.5/n1.5的值都在2倍以上且5倍以下这样的范围内，能够说是处于本发明的范围内。

接下来，参照图7对本发明的第2实施方式涉及的共模扼流线圈61a进行说明。图7表示了共模扼流线圈61a中的第1线43以及第2线44的卷绕状态。图7是与图2的上半部相当的图。因此，在图7中对与图2所示的要素相当的要素赋予相同的附图标记，并省略重复的说明。

在图7所示的共模扼流线圈61a中，沿着卷芯部45的轴线方向，与图2所示的共模扼流线圈61的情况相反，从第1端部62朝向第2端部63，以错开1.5匝区域b、过渡区域c、错开0.5匝区域a的顺序来分布。

第1线43遍布错开1.5匝区域b、过渡区域c以及错开0.5匝区域a，以在相邻的匝间不形成缝隙的状态从第1匝卷绕到第32匝。

第2线44在错开1.5匝区域b中，从第1匝卷绕到第8匝。首先，第2线44的第1匝以与卷芯部45的周面接触且与第1线的第1匝接触的状态被卷绕，第2匝被卷绕成嵌入到自身的上述第1匝与第1线43的第1匝之间的凹部。以后，第2线44的第3匝被卷绕成嵌入到第1线43的第1匝与第2匝之间的凹部、即若通常化则第2线44的第n+2匝嵌入到第1线43的第n匝与第n+1匝之间的凹部。

接着，在过渡区域c中，第2线44位于从第8匝向第9匝转移的部分。如通过虚线的圆来表示形成未被卷绕的“空”的部分那样，在第8匝与第9匝之间形成缝隙。此时，虽未图示，但第2线44在3个位置与第1线43交叉。

接着，在错开0.5匝区域a中，以第2线44的第9匝嵌入到第1线43的例如第9匝与第10匝之间的凹部、即若通常化则第2线44的第n匝嵌入到第1线43的第n匝与第n+1匝之间的凹部的状态，从第2线44的第9匝卷绕至第31匝。最后，以第2线44的第32匝与卷芯部45的周面接触并且与第1线的第32匝接触的状态卷绕。

在以上那样的图7所示的具体的卷绕状态下，在错开1.5匝区域b中，第2线44的匝数之和n1.5是“6”，在错开0.5匝区域a中，第2线44的匝数之和n0.5是“23”。因此，第2线44的匝数之和n0.5是第2线44的匝数之和n1.5的23/6≈3.8倍。

接下来，参照图8对本发明的第3实施方式涉及的共模扼流线圈61b进行说明。图8中与图7的情况相同表示了共模扼流线圈61b中的第1线43以及第2线44的卷绕状态。图8是与图2的上半部相当的图。因此，在图8中对与图2所示的要素相当的要素赋予相同的附图标记，并省略重复的说明。

在图8所示的共模扼流线圈61b中，沿着卷芯部45的轴线方向，以第1错开0.5匝区域a1、第1过渡区域c1、错开1.5匝区域b、第2过渡区域c2以及第2错开0.5匝区域a2这样的顺序从第1端部62朝向第2端部63分布第1错开0.5匝区域a1、第1过渡区域c1、错开1.5匝区域b、第2过渡区域c2以及第2错开0.5匝区域a2。

第1线43以在第1错开0.5匝区域a1中在相邻的匝间不形成缝隙的状态，从第1匝卷绕到第16匝。

接着，在第1过渡区域c1中，位于第1线43中的从第16匝向第17匝转移的部分，在第16匝与第17匝之间形成缝隙。

接着，遍及错开1.5匝区域b、第2过渡区域c2以及第2错开0.5匝区域a2，第1线43再次以在相邻的匝间不形成缝隙的状态从第17匝卷绕到第32匝。

另一方面，关于第2线44，在第1错开0.5匝区域a1中，以第2线44的第1匝嵌入到第1线43的例如第1匝与第2匝之间的凹部、即若通常化则第2线44的第n匝嵌入到第1线43的第n匝与第n+1匝之间的凹部的状态，从第2线44的第1匝卷绕到第15匝。

接着，在第1过渡区域c1中，第2线44以相对于第15匝形成了缝隙的状态卷绕第16匝，并且，以相对于第16匝形成了缝隙的状态卷绕第17匝。这些第16匝以及第17匝以与卷芯部45的周面接触的状态被卷绕。此时，虽未图示，但第2线44在3个位置与第1线43交叉。

接着，在错开1.5匝区域b中，首先，第2线44的第18匝以嵌入到自身的第17匝与第1线43的第17匝之间的凹部的状态被卷绕。接着，以第2线44的第19匝嵌入到第1线43的例如第17匝与第18匝之间的凹部、即若通常化则第2线44的第n+2匝嵌入到第1线43的第n匝与第n+1匝之间的凹部的状态，从第2线44的第18匝卷绕到第24匝。

接着，在第2过渡区域c2中，位于第2线44从第24匝向第25匝转移的部分。如通过虚线的圆来表示形成未被卷绕的“空”的部分那样，在第24匝与第25匝之间形成缝隙。此时，虽未图示，但第2线44在3个位置与第1线43交叉。

接着，在第2错开0.5匝区域a2中，以第2线44的第25匝嵌入到第1线43的例如第25匝与第26匝之间的凹部、即若通常化则第2线44的第n匝嵌入到第1线43的第n匝与第n+1匝之间的凹部的状态，从第2线44的第25匝卷绕到第31匝。最后，第2线44的第32匝以与卷芯部45的周面接触并且与第1线的第32匝接触的状态被卷绕。

在以上那样的图8所示的具体的卷绕状态中，2个错开0.5匝区域a1以及a2中的第2线44的合计匝数之和n0.5是“22”，在错开1.5匝区域b中，第2线44的匝数之和n1.5是“6”。因此，第2线44的匝数之和n0.5是第2线44的匝数之和n1.5的22/6≈3.7倍。

作为图8所示的实施方式的变形例，也可将分割为2个位置的错开0.5匝区域a1以及a2进一步分割为3个位置以上，另外，也可将错开1.5匝区域b分割为分布在多个位置。即，在图8所示的实施方式中，关于错开0.5匝区域以及错开1.5匝区域的至少一方，具有明示为也可分布在多个位置的意义。

以上，在参照附图已说明的共模扼流线圈61、61a以及61b中，都在错开0.5匝区域a、a1以及a2中通过第2线44的第n匝嵌入到第1线43的第n匝与第n+1匝之间的凹部，由此在第1线43与第2线44之间产生0.5匝量的错移。此时，如在这些共模扼流线圈61、61a以及61b中能够看到那样，采用在错开1.5匝区域b中通过第2线44的第n+2匝嵌入到第1线43的第n匝与第n+1匝之间的凹部，从而在第1线43与第2线44之间产生1.5匝量的偏移的构成。

然而，本发明的实施方式并不局限于上述的情况，也可以在错开0.5匝区域中，通过第2线的第n+1匝嵌入到第1线的第n匝与第n+1匝之间的凹部，由此在第1线43与第2线44之间产生0.5匝量的偏移。此时，采用在错开1.5匝区域中，通过第2线的第n-1匝嵌入到第1线43的第n匝与第n+1匝之间的凹部，从而在第1线与第2线之间产生1.5匝量的偏移的构成。

其中，上述的构成是在图示的实施方式所具备的构成中，仅使数匝数的方向相反(例如，从第2端部63侧开始数)的构成，可以说本质上是相同的构成。因此，省略图示。

以上，与图示的共模扼流线圈涉及的实施方式相关联地说明了本发明，但本发明也可用于绕线型(wire-wound)芯片变压器。另外，图示的各实施方式只是例示，应指出能够在不同的实施方式间进行构成的局部置换或者组合。

附图标记的说明

41、61、61a、61b…共模扼流线圈；42…芯；43…第1线；44…第2线；45…卷芯部；46…第1凸缘部；47…第2凸缘部；48～51…端子电极；62…第1端部；63…第2端部；a、a1、a2…错开0.5匝区域；b…错开1.5匝区域；cd、cd1、cd2…斜电容(杂散电容)。