显示装置及其制造方法与流程

1.本发明涉及显示装置及其制造方法。


背景技术：

2.随着对信息显示的兴趣大幅增大以及对使用便携式信息媒介的需求增大，对显示装置的需求和商业化已经重点发展。


技术实现要素：

3.技术问题
4.本发明已经致力于提供一种显示装置及其制造方法，该显示装置通过减少掩模的数量而通过简单的制造工艺形成同时通过使发光元件的未对准最小化来改善光输出效率。
5.技术方案
6.根据本发明的实施例的显示装置可以包括：基底，包括多个像素区域，多个像素区域分别包括第一区域和第二区域；以及像素，设置在多个像素区域中的每个中。像素可以包括：像素电路部，设置在第一区域中，像素电路部包括设置在基底上的底金属层、设置在底金属层上的至少一个晶体管和设置在晶体管上的层间绝缘层；以及显示元件部，设置在第二区域中，显示元件部包括发射光的多个发光元件、分别设置在多个发光元件上的绝缘图案和与多个发光元件相邻的堤。
7.在本发明的实施例中，层间绝缘层和绝缘图案可以包括相同的材料。
8.在本发明的实施例中，像素电路部和显示元件部中的每个可以被设置为包括至少一个导电层和至少一个绝缘层的多层。像素电路部的至少一个层和显示元件部的至少一个层可以设置在同一层，并且可以包括相同的材料。
9.在本发明的实施例中，包括在像素电路部中的绝缘层可以包括顺序地布置在基底上的缓冲层、栅极绝缘层、层间绝缘层和第一绝缘层。另外，包括在显示元件部中的绝缘层可以包括设置在基底上的缓冲层、设置在缓冲层上的绝缘图案和设置在绝缘图案上的第一绝缘层。
10.在本发明的实施例中，包括在像素电路部中的导电层可以包括设置在基底与缓冲层之间的底金属层、设置在栅极绝缘层与层间绝缘层之间的第一导电层和设置在层间绝缘层与第一绝缘层之间的第二导电层。包括在显示元件部中的导电层可以包括设置在基底与缓冲层之间并且彼此间隔开的第一电极和第二电极以及在绝缘图案上彼此间隔开的第一接触电极和第二接触电极。
11.在本发明的实施例中，多个发光元件可以在第一电极与第二电极之间位于缓冲层上。底金属层以及第一电极和第二电极可以设置在同一层，并且可以包括相同的材料。
12.在本发明的实施例中，第二区域可以包括发射区域，光从发射区域发射。堤可以不与发射区叠置，堤设置在缓冲层与第一绝缘层之间。当在平面图中观看时，堤可以在多个发光元件的周围。
13.在本发明的实施例中，显示元件部的缓冲层可以暴露第一电极和第二电极中的每个的一部分。
14.在本发明的实施例中，第一接触电极可以设置在缓冲层上并且连接到第一电极和多个发光元件中的每个。另外，第二接触电极可以设置在缓冲层上并且连接到第二电极和发光元件中的每个。这里，第一绝缘层可以设置在第一接触电极和第二接触电极上以覆盖第一接触电极和第二接触电极。
15.在本发明的实施例中，基底可以包括显示区域和非显示区域，像素区域位于显示区域中，非显示区域围绕显示区域的至少一侧。非显示区域可以设置有缓冲层、栅极绝缘层、层间绝缘层、设置在层间绝缘层上的布线部和连接到布线部的垫部。垫部可以包括：第一垫电极，设置在层间绝缘层上；以及第二垫电极，设置在第一垫电极上并且与第一垫电极接触。
16.在本发明的实施例中，第二垫电极可以包括与第一接触电极和第二接触电极相同的材料。
17.在本发明的实施例中，显示装置还可以包括：光阻挡层，设置在被设置于第一区域和第二区域中的每个中的第一绝缘层上。光阻挡层可以包括黑矩阵，并且可以不位于第二区域的发射区域中。
18.在本发明的实施例中，显示装置还可以包括：第二绝缘层，分别设置在第一绝缘层上、第一接触电极和第二接触电极上以及光阻挡层上；以及光转换图案层，设置在第二区域的发射区域中并且位于第二绝缘层上。
19.在本发明的实施例中，显示装置还可以包括：平坦化层，设置在光转换图案层上。
20.在本发明的实施例中，晶体管可以包括：有源图案，设置在底金属层上的缓冲层上；栅电极，设置在有源图案上的栅极绝缘层上，并且与有源图案叠置；以及第一端子和第二端子，接触有源图案的相应端。第一导电层可以包括栅电极。
21.上述显示装置可以通过在基底上设置像素来制造，所述像素包括至少一个像素区域，所述像素区域包括第一区域和第二区域。
22.在本发明的实施例中，设置像素的步骤可以包括：在第一区域和第二区域中的基底上形成第一导电层；在第一导电层上形成缓冲层，在第一区域的缓冲层上形成半导体层；在包括半导体层的第一区域中的缓冲层上形成栅极绝缘层，在栅极绝缘层上形成第二导电层；在第二区域中的缓冲层上形成堤；在第二区域的不与堤叠置的缓冲层上使发光元件对准；在第一区域中的栅极绝缘层上形成层间绝缘层，并且在发光元件中的每个的一个表面上形成绝缘图案；在层间绝缘层上形成第三导电层；以及在绝缘图案上形成第四导电层。
23.有益效果
24.根据本发明的实施例，可以提供一种通过在同一基底的一个表面上设置像素电路部和显示元件部而具有减小的厚度的薄的显示装置及其制造方法。
25.另外，根据本发明的实施例，通过在同一工艺中形成包括在像素电路部中的组件和包括在显示元件部中的组件，可以简化显示装置的制造工艺。
26.根据本发明的实施例的效果不限于上述内容，并且更多的各种效果包括在本说明书中。
附图说明
27.图1示出了根据本发明的实施例的发光元件的示意性透视图。
28.图2示出了图1的发光元件的剖视图。
29.图3示出了根据本发明的另一实施例的发光元件的示意性透视图。
30.图4示出了图3的发光元件的剖视图。
31.图5示出了根据本发明的实施例的显示装置，具体地，示出了使用图1至图4中所示的发光元件中的一者作为光源的显示装置的示意性俯视平面图。
32.图6a至图6c示出了根据各种实施例的包括在图5中所示的一个像素中的构成元件的电连接关系的电路图。
33.图7示出了图5的部分ea的示意性放大俯视平面图。
34.图8示出了沿着图7的线i-i’截取的剖视图。
35.图9示出了沿着图7的线
ⅱ‑ⅱ’
截取的剖视图。
36.图10a至图10m顺序地示出了图8中所示的显示装置的制造方法的剖视图。
37.图11a至图11l顺序地示出了图8中所示的显示装置的其他制造方法的示意性剖视图。
具体实施方式
38.因为本发明可以被不同地修改并具有各种形式，所以下面将详细说明和描述实施例。然而，这决不是将发明限制于具体实施例，而是将理解为涵盖包括在本发明的精神和范围内的所有改变、等同物和替代物。
39.在描述每个附图时，同样的附图标记用于同样的构成元件。在附图中，为了使本发明清楚，夸大了结构的尺寸并将其示出。诸如第一、第二等的术语将仅用于描述各种构成元件，而将不被解释为限制这些构成元件。所述术语仅用于将一个构成元件与其他构成元件区分开。例如，在不脱离本发明的范围的情况下，第一构成元件可以被称为第二构成元件，类似地，第二构成元件可以被称为第一构成元件。单数形式旨在包括复数形式，除非上下文另有明确指出。
40.在本技术中，应理解的是，术语“包括”、“包含”、“具有”或“构造”指示存在说明书中描述的特征、数量、步骤、操作、构成元件、部件或其组合，但是不排除预先存在或添加一个或更多个其他特征、数量、步骤、操作、构成元件、部件或其组合的可能性。将理解的是，当诸如层、膜、区域、区或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在居间元件。另外，在本说明书中，当层、膜、区域、区、板等的元件被称为“在”另一元件“上”时，形成方向不限于上方向，而是包括横向方向或下方向。相反，当层、膜、区域、区、板等的元件被称为“在”另一元件“下方”时，该元件可以直接在所述另一元件下方，或者可以存在居间元件。
41.将理解的是，在本技术中，当将一个构成元件(例如，第一构成元件)描述为与另一构成元件(例如，第二构成元件)(功能地或通信地)“结合或连接”/(功能地或通信地)“结合到或连接到”另一构成元件(例如，第二构成元件)时，所述一个构成元件可以与所述另一构成元件直接结合或直接连接/直接结合到或直接连接到所述另一构成元件，或者可以通过又一构成元件(例如，第三构成元件)与所述另一构成元件直接结合或直接连接/直接结合
或直接连接到所述另一构成元件。相反，将理解的是，当将一个构成元件(例如，第一构成元件)描述为与另一构成元件(例如，第二构成元件)“直接结合或直接连接”/“直接连接到或直接结合到”另一构成元件(例如，第二构成元件)时，在该构成元件与所述另一构成元件之间不存在其它构成元件(例如，第三构成元件)。
42.在下文中，参照附图，将更详细地描述本发明的优选实施例和有助于本领域技术人员理解本发明的内容的其他实施例。在下面的描述中，单数形式将包括复数形式，除非上下文仅清楚地指示单数。
43.图1示出了根据本发明的实施例的发光元件的示意性透视图，图2示出了图1的发光元件的剖视图，图3示出了根据本发明的另一实施例的发光元件的示意性透视图，图4示出了图3的发光元件的剖视图。
44.在本发明的实施例中，发光元件的类型和/或形状不限于图1至图4中所示的实施例。
45.参照图1至图4，发光元件ld可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件ld可以实现为其中第一半导体层11、活性层12和第二半导体层13顺序地堆叠的堆叠发光体。
46.发光元件ld可以被设置为具有在一个方向上延伸的形状。当发光元件ld的延伸方向是长度方向时，发光元件ld可以包括沿着延伸方向的一个端部(或下端部)和另一端部(或上端部)。第一半导体层11和第二半导体层13中的一个可以设置在发光元件ld的一个端部(或下端部)处，第一半导体层11和第二半导体层13中的剩余的半导体层可以设置在发光元件ld的另一端部(或上端部)处。例如，第一半导体层11可以设置在发光元件ld的一个端部(或下端部)处，第二半导体层13可以设置在发光元件ld的另一端部(或上端部)处。
47.发光元件ld可以以各种形状设置。例如，发光元件ld可以具有在长度方向上长的杆状形状或棒状形状(即，长宽比大于1)。在本发明的实施例中，发光元件ld在长度方向上的长度l可以比其直径d(或其剖面的宽度)大。例如，发光元件ld可以包括以具有纳米级至微米级的直径d和/或长度l的超小尺寸制造的发光二极管(led)。
48.发光元件ld的直径d可以是约0.5μm至500μm，并且其长度l可以是约1μm至1000μm。然而，发光元件ld的直径d和长度l不限于此，发光元件ld的尺寸可以改变，使得发光元件ld满足发光元件ld应用到的照明装置或自发光显示装置的要求(或设计条件)。
49.例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括inalgan、gan、algan、ingan、aln和inn中的一种的半导体材料，或者可以是掺杂有诸如si、ge、sn等的第一导电掺杂剂(或n型掺杂剂)的n型半导体层。然而，包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种材料制成。第一半导体层11可以包括掺杂有第一导电掺杂剂(或n型掺杂剂)的氮化镓(gan)半导体材料。第一半导体层11可以包括沿着发光元件ld的长度l的方向接触活性层12的上表面和暴露于外部的下表面。第一半导体层11的下表面可以是发光元件ld的一个端部(或下端部)。
50.活性层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。例如，当活性层12由多量子阱结构形成时，活性层12可以具有其中周期性地重复堆叠由一个单元组成的势垒层(未示出)、应变增强层和阱层的结构。因为应变增强层具有比势垒层的晶格常数小的晶格常数，所以它可以进一步增强施加到阱层的应变，例如，压缩应
变。然而，活性层12的结构不限于上述实施例。
51.活性层12可以发射具有400nm至900nm的波长的光，并且可以具有双异质结构。在本发明的实施例中，掺杂有导电掺杂剂的盖层(未示出)可以形成在活性层12的沿着发光元件ld的长度l的方向的上部和/或下部上。例如，盖层可以由algan层或inalgan层形成。在一些实施例中，诸如algan和inalgan的材料可以用于形成活性层12，另外，各种材料可以形成活性层12。活性层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
52.当将预定电压或更高电压的电场施加到发光元件ld的各个端部时，发光元件ld在电子-空穴对在活性层12中结合的同时发射光。通过利用该原理来控制发光元件ld的光发射，除了显示装置的像素之外，发光元件ld还可以用作用于各种发光装置的光源(或发光源)。
53.第二半导体层13设置在活性层12的第二表面上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料，并且可以包括掺杂有诸如mg的第二导电掺杂剂(或p型掺杂剂)的p型半导体层。然而，包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种材料形成。在本发明的实施例中，第二半导体层13可以包括掺杂有第二导电掺杂剂(或p型掺杂剂)的氮化镓(gan)半导体材料。第二半导体层13可以包括沿着发光元件ld的长度l方向接触活性层12的第二表面的下表面和暴露于外部的上表面。这里，第二半导体层13的上表面可以是发光元件ld的另一端部(或上端部)。
54.在本发明的实施例中，第一半导体层11和第二半导体层13可以在发光元件ld的长度l方向上具有彼此不同的厚度。例如，沿着发光元件ld的长度l方向，第一半导体层11可以比第二半导体层13的厚度相对厚。因此，相比于第一半导体层11的下表面，发光元件ld的活性层12可以被设置为更靠近第二半导体层13的上表面。
55.同时，虽然示出了第一半导体层11和第二半导体层13中的每个形成为一个层，但是本发明不限于此。在本发明的实施例中，根据活性层12的材料，第一半导体层11和第二半导体层13中的每个还可以包括至少一个或更多个层(例如，盖层和/或拉伸应变势垒减小(tsbr)层)。tsbr层可以是设置在具有不同晶格结构的半导体层之间的应变减小层，并且用作缓冲件以减小晶格常数的差异。tsbr层可以由诸如p-gainp、p-alinp或p-algainp的p型半导体层形成，但是本发明不限于此。
56.在一些实施例中，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件ld还可以包括设置在第二半导体层13上的附加电极(在下文中被称为“第一附加电极”)(未示出)。另外，在另一实施例中，还可以包括设置在第一半导体层11的一端上的另一附加电极(未示出，在下文中被称为“第二附加电极”)。
57.第一附加电极和第二附加电极中的每个可以是欧姆接触电极，但是本发明不限于此。在一些实施例中，第一附加电极和第二附加电极可以是肖特基接触电极。第一附加电极和第二附加电极可以包括导电材料(或物质)。例如，第一附加电极和第二附加电极可以包括其中单独或组合使用铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)以及其氧化物或合金的不透明金属，但是本发明不限于此。在一些实施例中，第一附加电极和第二附加电极可以包括
诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)的透明导电氧化物。
58.包括在第一附加电极和第二附加电极中的材料可以彼此相同或不同。第一附加电极和第二附加电极可以是基本上透明或半透明的。因此，由发光元件ld产生的光可以透射过第一附加电极和第二附加电极中的每个，以输出到发光元件ld的外部。在一些实施例中，当由发光元件ld产生的光不透射过第一附加电极和第二附加电极而是通过除了发光元件ld的各个端部之外的区域释放到外部时，第一附加电极和第二附加电极可以包括不透明金属。
59.在本发明的实施例中，发光元件ld还可以包括绝缘膜14。然而，在一些实施例中，可以省略绝缘膜14，或者绝缘膜14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些。
60.绝缘膜14可以防止当活性层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。另外，绝缘膜14可以使发光元件ld的表面缺陷最小化，以改善发光元件ld的寿命和发光效率。另外，当多个发光元件ld紧密地设置时，绝缘膜14可以防止可能发生在发光元件ld之间的不希望的短路。只要可以防止发生活性层12与外部导电材料的短路，就不限制是否设置绝缘膜14。
61.绝缘膜14可以以完全地围绕包括第一半导体层11、活性层12和第二半导体层13的发光堆叠结构的外周表面的形式设置。
62.在上述实施例中，描述了其中绝缘膜14完全地围绕第一半导体层11、活性层12和第二半导体层13中的每个的外周表面的结构，但是本发明不限于此。在一些实施例中，当发光元件ld包括第一附加电极时，绝缘膜14可以完全地围绕第一半导体层11、活性层12、第二半导体层13和第一附加电极中的每个的外周表面。另外，根据另一实施例，绝缘膜14可以不完全地围绕第一附加电极的外周表面，或者可以仅围绕第一附加电极的外周表面的一部分并且可以不围绕第一附加电极的外周表面的剩余部分。另外，在另一实施例中，当第一附加电极设置在发光元件ld的另一端部(或上端部)处并且第二附加电极设置在发光元件ld的一个端部(或下端部)处时，绝缘膜14可以暴露第一附加电极和第二附加电极中的每个的至少一个区域。
63.绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(alo
x
)和氧化钛(tio2)中的一种或更多种绝缘材料，但是本发明不限于此，具有绝缘性质的各种材料可以用作绝缘膜14的材料。
64.在一些实施例中，发光元件ld可以包括具有如图3和图4中所示的芯-壳结构的发光图案10。在这种情况下，第一半导体层11可以位于芯(即发光元件ld的中间(或中心))处，活性层12可以在发光元件ld的长度l方向上围绕第一半导体层11的外周表面，第二半导体层13可以设置和/或形成为在发光元件ld的长度l方向上围绕活性层12。另外，发光元件ld还可以包括围绕第二半导体层13的至少一侧的附加电极(未示出)。另外，在一些实施例中，发光元件ld还可以包括绝缘膜14，绝缘膜14设置在具有芯-壳结构的发光图案10的外周表面上并且包括透明绝缘材料。包括具有核-壳结构的发光图案10的发光元件ld可以通过生长方法来制造。
65.上述发光元件ld可以用作各种显示装置的发光源。发光元件ld可以通过表面处理
工艺制造。例如，当多个发光元件ld与流体溶液(或溶剂)混合并供应到每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)时，每个发光元件ld可以被表面处理使得发光元件ld可以不在溶液中不均匀地聚集并且可以被均匀地喷射。
66.除了显示装置之外，包括上述发光元件ld的发射单元(或发射装置)可以用于需要光源的各种类型的电子装置中。例如，当多个发光元件ld设置在显示面板的每个像素的像素区域中时，发光元件ld可以用作每个像素的光源。然而，发光元件ld的应用领域不限于上述示例。例如，发光元件ld可以用于需要光源的其他类型的电子装置，诸如照明装置。
67.图5示出了根据本发明的实施例的显示装置，具体地，示出了使用图1至图4中所示的发光元件中的一者作为光源的显示装置的示意性俯视平面图。
68.在图5中，为了方便，基于显示图像的显示区域da简要地示出显示装置的结构。
69.参照图1至图5，根据本发明的实施例的显示装置可以包括基底sub、设置在基底sub上并分别包括至少一个发光元件ld的多个像素pxl、设置在基底sub上并被构造为驱动像素pxl的驱动器以及使像素pxl和驱动器连接的布线部。
70.当显示装置是其中显示表面应用到其至少一个表面的显示装置(诸如智能电话、电视、平板pc、移动电话、图像电话、电子书阅读器、台式pc、膝上型pc、上网本计算机、工作站、服务器、pda、便携式多媒体播放器(pmp)、mp3播放器、医疗装置、相机或可穿戴装置)时，本发明可以应用于其。
71.显示装置可以根据驱动发光元件ld的方法而被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，当显示装置被实现为有源矩阵型显示装置时，像素pxl中的每个可以包括用于控制供应到发光元件ld的电流量的驱动晶体管、用于向驱动晶体管传输数据信号的开关晶体管等。
72.显示装置可以以各种形状设置，并且作为示例，可以以具有彼此平行的两对边的矩形板形状设置，但是本发明不限于此。当显示装置以矩形板形状设置时，两对边中的一对边可以被设置为比另一对边长。为了方便，示出了显示装置呈具有一对长边和一对短边的矩形形状，并且长边的延伸方向被指示为第二方向dr2，短边的延伸方向被指示为第一方向dr1。以矩形板形状设置的显示装置可以在一条长边和一条短边接触(或交汇)的拐角处具有倒圆形状。
73.基底sub可以包括显示区域da和非显示区域nda。
74.显示区域da可以是其中设置有用于显示图像的像素pxl的区域。非显示区域nda可以是其中设置有用于驱动像素pxl的驱动器以及用于使驱动器和像素pxl连接的布线部的一部分的区域。为了更好地理解和易于描述，图5中仅示出了一个像素pxl，但是多个像素pxl可以基本上设置在基底sub的显示区域da中。
75.非显示区域nda可以设置在显示区域da的至少一侧。非显示区域nda可以围绕显示区域da的周边(或边缘)。非显示区域nda可以设置有连接到像素pxl的布线部和用于驱动像素pxl的驱动器。
76.布线部可以使驱动器和像素pxl电连接。布线部向每个像素pxl提供信号，并且它可以是连接到每个像素pxl的信号线，例如，连接到扫描线、数据线、发射控制线等的扇出线。另外，布线部可以是连接到与每个像素pxl连接的信号线(例如，连接到控制线、感测线等)的扇出线，以实时补偿每个像素pxl的电特性的变化。
77.基底sub可以包括透明绝缘材料以透射光。基底sub可以是刚性基底或柔性基底。
78.基底sub的一个区域被设置为其中设置有像素pxl的显示区域da，而基底sub的剩余区域可以被设置为非显示区域nda。例如，基底sub可以包括显示区域da和非显示区域nda，显示区域da包括设置有相应像素pxl的像素区域，非显示区域nda设置在显示区域da周围(或与显示区域da相邻)。
79.像素pxl中的每个可以设置在基底sub的显示区域da中。在本发明的实施例中，像素pxl可以以stripe(条带)布置结构或pentile布置结构布置在显示区域da中，但是本发明不限于此。
80.每个像素pxl可以包括由对应的扫描信号和数据信号驱动的至少一个或更多个发光元件ld。发光元件ld具有小到纳米级至微米级的尺寸，并且可以与相邻的发光元件相互并联连接，但是本发明不限于此。发光元件ld可以形成每个像素pxl的光源。
81.每个像素pxl包括至少一个光源，例如，由预定信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的图1至图4中所示的发光元件ld。然而，在本发明的实施例中，可以用作每个像素pxl的光源的发光元件ld的类型不限于此。
82.驱动器可以通过布线部向每个像素pxl提供预定信号和预定电源，从而控制像素pxl的驱动。驱动器可以包括扫描驱动器、光发射驱动器、数据驱动器和时序控制器等。
83.图6a至图6c示出了根据各种实施例的包括在图5中所示的一个像素中的构成元件的电连接关系的电路图。
84.例如，图6a至图6c示出了根据不同实施例的包括在适用于有源显示装置的像素pxl中的构成元件之间的电连接关系。然而，包括在本发明的实施例可以应用到的像素pxl中的构成元件的类型不限于此。
85.在图6a至图6c中，不仅包括在图5中所示的像素pxl中的每个中的构成元件，而且其中设置(或定位)有所述构成元件的区域也被全面地被称为像素pxl。
86.参照图1至图6c，一个像素pxl(在下文中被称为“像素”)可以包括产生具有与数据信号对应的亮度的光的发射单元emu。另外，像素pxl还可以选择性地包括用于驱动发射单元emu的像素电路pxc。
87.发射单元emu可以包括在第一驱动电源vdd的电压施加到的第一电力线pl1与第二驱动电源vss的电压施加到的第二电力线pl2之间并联连接的多个发光元件ld。例如，发射单元emu可以包括经由像素电路pxc和第一电力线pl1连接到第一驱动电源vdd的第一电极el1(也被称为“第一对准电极”)、通过第二电力线pl2连接到第二驱动电源vss的第二电极el2(也被称为“第二对准电极”)以及在第一电极el1与第二电极el2之间在同一方向上并联连接的多个发光元件ld。在本发明的实施例中，第一电极el1可以是阳极电极，第二电极el2可以是阴极电极。
88.包括在发射单元emu中的发光元件ld中的每个可以包括通过第一电极el1连接到第一驱动电源vdd的一个端部和通过第二电极el2连接到第二驱动电源vss的另一端部。第一驱动电源vdd和第二驱动电源vss可以具有不同的电位。例如，第一驱动电源vdd可以被设定为高电位电源，第二驱动电源vss可以被设定为低电位电源。
89.在不同电位的电压分别供应到到的第一电极el1与第二电极el2之间在同一方向
上并联连接的发光元件ld中的每个可以构成有效光源。有效光源可以被聚集以构造每个像素pxl的发射单元emu。
90.发射单元emu的发光元件ld可以发射具有与通过对应的像素电路pxc供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路pxc可以向发射单元emu供应与对应的帧数据的灰度值对应的驱动电流。供应到发射单元emu的驱动电流可以被分流以在多个发光元件ld中流动。因此，当每个发光元件ld发射具有与在其中流动的电流对应的亮度的光时，发射单元emu可以发射具有与驱动电流对应的亮度的光。
91.除了形成相应的有效光源的发光元件ld之外，发射单元emu还可以包括至少一个无效光源(例如，反向发光元件ldr)。反向发光元件ldr与形成有效光源的发光元件ld一起并联连接在第一电极el1与第二电极el2之间，但是也可以在相对于发光元件ld的相反方向上连接在第一电极el1与第二电极el2之间。即使当在第一电极el1与第二电极el2之间施加预定驱动电压(例如，正向驱动电压)时，反向发光元件ldr也保持非激活状态，因此电流基本上不在反向发光元件中流动。
92.像素电路pxc可以连接到像素pxl的扫描线si和数据线dj。例如，当像素pxl设置在显示区域da的第i(i是自然数)行和第j(j是自然数)列时，像素pxl的像素电路pxc可以连接到显示区域da的第i扫描线si和第j数据线dj。在一些实施例中，像素电路pxc可以包括第一晶体管t1和第二晶体管t2以及存储电容器cst。但是，像素电路pxc的结构不限于图6a至图6c中所示的实施例。
93.首先，参照图6a，像素电路pxc可以包括第一晶体管t1和第二晶体管t2以及存储电容器cst。
94.第二晶体管t2(或开关晶体管)的第一端子可以连接到第j数据线dj，并且其第二端子可以连接到第一节点n1。这里，第二晶体管t2的第一端子和第二端子是不同的端子，例如，当第一端子是源电极时，第二端子可以是漏电极。另外，第二晶体管t2的栅电极可以连接到第i扫描线si。当从第i扫描线si供应能够使第二晶体管t2导通的电压(例如，低电压)的扫描信号时，第二晶体管t2导通，以使第j数据线dj电连接到第一节点n1。在这种情况下，对应的帧的数据信号供应到第j数据线dj，因此，数据信号传输到第一节点n1。传输到第一节点n1的数据信号充电入存储电容器cst中。
95.第一晶体管t1(或驱动晶体管)的第一端子可以连接到第一驱动电源vdd，并且其第二端子可以电连接到第一电极el1。第一晶体管t1的栅电极可以连接到第一节点n1。第一晶体管t1响应于第一节点n1的电压来控制供应到发光元件ld的驱动电流的量。
96.存储电容器cst的一个电极可以连接到第一驱动电源vdd，并且其另一个电极可以连接到第一节点n1。存储电容器cst被充入有与供应到第一节点n1的数据信号对应的电压，并且保持充电电压直到供应下一帧的数据信号为止。
97.图6a示出了包括用于将数据信号传输到像素pxl中的第二晶体管t2、用于数据信号的存储电容器cst和用于向发光元件ld供应与数据信号对应的驱动电流的第一晶体管t1的像素电路pxc。
98.然而，本发明不限于此，像素电路pxc的结构可以被不同地改变。例如，像素电路pxc可以另外地包括诸如至少一个晶体管元件(诸如用于补偿第一晶体管t1的阈值电压的晶体管元件、用于使第一节点n1初始化的晶体管元件和/或用于控制发光元件ld的发光时
间的晶体管元件)或用于使第一节点n1的电压升压的升压电容器的其他电路元件。
99.另外，图6a示出了包括在像素电路pxc中的晶体管(例如，作为p型晶体管的第一晶体管t1和第二晶体管t2)，但是本发明不限于此。也就是说，包括在像素电路pxc中的第一晶体管t1和第二晶体管t2中的至少一个可以被改变为n型晶体管，或者第一晶体管t1和第二晶体管t2都可以被改变为n型晶体管。
100.根据实施例，像素电路pxc还可以连接到至少一条其他扫描线。如上所述，当像素pxl设置在显示区域da的第i像素行上时，对应的像素pxl的像素电路pxc可以连接到如图6b中所示的第i-1扫描线si-1和/或第i+1扫描线si+1。另外，在一些实施例中，除了第一驱动电源vdd和第二驱动电源vss之外，像素电路pxc还可以连接到第三电源。例如，像素电路pxc也可以连接到初始化电源vint。在这种情况下，像素电路pxc可以包括第一晶体管t1至第七晶体管t7以及存储电容器cst。
101.第一晶体管t1(或驱动晶体管)的第一端子(例如，其源电极)可以经由第五晶体管t5连接到第一驱动电源vdd，第二端子(例如，其漏电极)可以经由第六晶体管t6电连接到发光元件ld的一个端部。第一晶体管t1的栅电极可以连接到第一节点n1。第一晶体管t1响应于第一节点n1的电压控制第一驱动电源vdd与第二驱动电源vss之间流动通过发光元件ld的驱动电流。
102.第二晶体管t2(或开关晶体管)可以连接在与像素pxl连接的第j数据线dj和第一晶体管t1的第一端子之间。另外，第二晶体管t2的栅电极可以连接到第i扫描线si。当从第i扫描线si供应栅极导通电压(例如，低电压)的扫描信号时，第二晶体管t2可以导通以使第j数据线dj电连接到第一晶体管t1的第一端子。因此，当第二晶体管t2导通时，从第j数据线dj供应的数据信号可以传输到第一晶体管t1。
103.第三晶体管t3可以连接在第一晶体管t1的第二端子与第一节点n1之间。另外，第三晶体管t3的栅电极可以连接到第i扫描线si。当从第i扫描线si供应栅极导通电压的扫描信号时，第三晶体管t3可以导通以使第一晶体管t1的第二端子电连接到第一节点n1。
104.第四晶体管t4可以连接在第一节点n1与初始化电源vint施加到的初始化电力线ipl之间。第四晶体管t4的栅电极可以连接到前一扫描线(例如，第i-1扫描线si-1)。当栅极导通电压的扫描信号供应到第i-1扫描线si-1时，第四晶体管t4可以导通以使初始化电源vint的电压传输到第一节点n1。这里，初始化电源vint可以具有小于或等于数据信号的最低电压的电压。
105.第五晶体管t5可以连接在第一驱动电源vdd与第一晶体管t1之间。另外，第五晶体管t5的栅电极可以连接到对应的发射控制线(例如，第i发射控制线ei)。当栅极截止电压的发射控制信号供应到第i发射控制线ei时，第五晶体管t5可以截止，否则，它被导通。
106.第六晶体管t6可以连接在第一晶体管t1与电连接到发光元件ld的一个端部的第二节点n2之间。另外，第六晶体管t6的栅电极可以连接到第i发射控制线ei。当栅极截止电压的发射控制信号供应到第i发射控制线ei时，第六晶体管t6可以截止，否则，它被导通。
107.第七晶体管t7可以连接在电连接到发光元件ld的一个端部的初始化电力线ipl与第二节点n2之间。另外，第七晶体管t7的栅电极可以连接到下一行的扫描线中的一条(例如，连接到第i+1扫描线si+1)。当栅极导通电压的扫描信号供应到第i+1扫描线si+1时，第七晶体管t7可以导通以使初始化电源vint的电压供应到发光元件ld的一个端部。
108.存储电容器cst可以连接在第一驱动电源vdd与第一节点n1之间。存储电容器cst可以存储在每个帧周期中供应到第一节点n1的数据信号和与第一晶体管t1的阈值电压对应的电压。
109.图6b示出了包括在像素电路pxc中的晶体管(例如，作为p型晶体管的第一晶体管t1至第七晶体管t7)，但是本发明不限于此。例如，第一晶体管t1至第七晶体管t7中的至少一个可以被改变为n型晶体管，或者第一晶体管t1至第七晶体管t7都可以被改变为n型晶体管。
110.在本发明的实施例中，像素电路pxc的构造不限于图6a和图6b中所示的实施例。例如，像素电路pxc可以如图6c中所示的实施例中那样构造。
111.如图6c中所示，像素电路pxc还可以连接到控制线cli和感测线senj。例如，像素电路pxc可以连接到显示区域da的第i控制线cli和第j感测线senj。除了图6a中所示的第一晶体管t1和第二晶体管t2之外，上述像素电路pxc还可以包括第三晶体管t3。第一晶体管t1至第三晶体管t3可以被构造为n型晶体管。
112.第三晶体管t3连接在第一晶体管t1与第j感测线senj之间。例如，第三晶体管t3的一个电极可以连接到第一晶体管t1的与第一电极el1连接的第一端子(例如，源电极)，第三晶体管t3的另一电极可以连接到第j感测线senj。根据实施例，第三晶体管t3的栅电极连接到第i控制线cli。
113.第三晶体管t3通过在预定感测时段期间供应到第i控制线cli的栅极导通电压(例如，高电平电压)的控制信号而导通，以使第j感测线senj电连接到第一晶体管t1。
114.在一些实施例中，感测时段可以是用于提取设置在显示区域da中的像素pxl中的每个的特性信息(例如，第一晶体管t1的信号的阈值)的时段。在上述感测时段期间，第一晶体管t1可以通过经由第j数据线dj和第二晶体管t2向第一节点n1供应可以导通第一晶体管t1的预定参考电压并且通过使每个像素pxl连接到电流源等而导通。另外，通过向第三晶体管t3供应栅极导通电压的控制信号来导通第三晶体管t3，第一晶体管t1可以连接到第j感测线senj。因此，可以通过上述第j感测线senj提取每个像素pxl的包括第一晶体管t1的阈值电压的特性信息。检测到的特性信息可以用于转换图像数据，从而补偿像素pxl之间的特性偏差。
115.同时，图6c公开了其中第一晶体管t1至第三晶体管t3都是n型晶体管的实施例，但是本发明不限于此。例如，上述第一晶体管t1至第三晶体管t3中的至少一个可以被改变为p型晶体管。另外，尽管图6c公开了其中发射单元emu连接在像素电路pxc与第二驱动电源vss之间的实施例，但是发射单元emu也可以连接在第一驱动电源vdd与像素电路pxc之间。
116.图6b和图6c示出了其中形成每个发射单元emu的发光元件ld全部并联连接的实施例，但是本发明不限于此。在一些实施例中，发射单元emu可以被构造为包括包含彼此并联连接的多个发光元件ld的至少一个串联级。例如，发射单元emu可以被构造为如图6a中所示的串联/并联混合结构。
117.参照图6a，发射单元emu可以包括顺序地连接在第一驱动电源vdd与第二驱动电源vss之间的第一串联级set1和第二串联级set2。第一串联级set1和第二串联级set2中的每个可以包括构成对应的串联级的电极对的两个电极(el1和cte1、cte2和el2)和在两个电极(el1和cte1、cte2和el2)之间在同一方向上并联连接的多个发光元件ld。
118.第一串联级set1包括第一电极el1和第一中间电极cte1，并且它可以包括连接在第一电极el1与第一中间电极cte1之间的至少一个第一发光元件ld1。另外，第一串联级set1可以包括在第一电极el1与第一中间电极cte1之间在相反方向上连接到第一发光元件ld1的反向发光元件ldr。
119.第二串联级set2包括第二中间电极cte2和第二电极el2，并且它可以包括连接在第二中间电极cte2与第二电极el2之间的至少一个第二发光元件ld2。另外，第二串联级set2可以包括在第二电极el2与第二中间电极cte2之间在相反方向上连接到第二发光元件ld2的反向发光元件ldr。
120.第一串联级set1的第一中间电极cte1和第二串联级set2的第二中间电极cte2一体地设置以彼此连接。也就是说，第一中间电极cte1和第二中间电极cte2可以形成使连续的第一串联级set1和第二串联级set2电连接的中间电极cte。当第一中间电极cte1和第二中间电极cte2一体地设置时，第一中间电极cte1和第二中间电极cte2可以是中间电极cte的不同区域。
121.在上述实施例中，第一串联级set1的第一电极el1可以是每个像素pxl的发射单元emu的阳极电极，第二串联级set2的第二电极el2可以是发射单元emu的阴极电极。
122.如上所述，包括以串联/并联混合结构连接的发光元件ld的像素pxl的发射单元emu可以根据所应用的产品规格容易地调节驱动电流/电压条件。
123.特别地，与具有其中发光元件ld并联连接的结构的发射单元emu相比，包括以串联/并联混合结构连接的发光元件ld的像素pxl的发射单元emu可以减小驱动电流。另外，与具有其中发光元件ld中的全部串联连接的结构的发射单元emu相比，包括以串联/并联混合结构连接的发光元件ld的像素pxl的发射单元emu可以降低施加到发射单元emu的两端的驱动电压。
124.可以应用于本发明的像素pxl的结构不限于图6a至图6c中所示的实施例，并且对应的像素pxl可以具有各种结构。例如，每个像素pxl可以被构造在无源发光显示装置等内部。在这种情况下，可以省略像素电路pxc，并且包括在发射单元emu中的发光元件ld的各个端部可以直接连接到第i扫描线si、第j数据线dj、第一驱动电源vdd施加到的第一电力线pl1、第二驱动电源vss施加到的第二电力线pl2和/或预定控制线。
125.图7示出了图5的部分ea的示意性放大俯视平面图，图8示出了沿着图7的线
ⅰ‑ⅰ’
截取的剖视图，图8示出了沿着图7的线
ⅱ‑ⅱ’
截取的剖视图。
126.图7中示出的像素可以是参照图5描述的像素中的一个。
127.为了方便，在图7中，在部分ea中，基于设置在其中第j像素列和第i像素行交叉的区域中的一个像素pxl，示出了连接到像素pxl的扫描线si、控制线cli、数据线dj、电力线pl1和pl2以及初始化电力线ipl。这里，第i像素行可以是第一像素行。
128.另外，为了更好地理解和易于描述，在设置于像素pxl中的布线中，数据信号施加到的第j列的数据线dj被称为“数据线dj”，第i行的扫描线被称为“扫描线si”，第一驱动电源vdd施加到的电源线被称为“第一电力线pl1”，第二驱动电源vss施加到的电源线被称为“第二电力线pl2”。
129.在图7至图9中，通过将每个电极示出为单膜的电极并且将每个绝缘层示出为单膜的绝缘层来简化像素pxl，但是本发明不限于此。
130.另外，在本发明的实施例中，“形成和/或设置在同一层”意指在同一工艺中形成，“形成和/或设置在另一层”意指在不同工艺中形成。
131.另外，在本发明的实施例中，两个元件之间的“连接”可以包括性地意指电连接和物理连接两者。
132.另外，在本发明的实施例中，为了更好地理解和易于描述，平面图中的水平方向由第一方向dr1指示，平面图中的竖直方向由第二方向dr2指示，剖视图中的基底sub的厚度由第三方向dr3指示。第一方向dr1、第二方向dr2和第三方向dr3可以意指分别由第一方向dr1、第二方向dr2和第三方向dr3指示的方向。
133.参照图1至图5以及图7至图9，根据本发明的实施例的显示装置可以包括基底sub、布线部和多个像素pxl。
134.基底sub可以包括透明绝缘材料以透射光。基底sub可以是刚性基底或柔性基底。
135.例如，刚性基底可以是玻璃基底、石英基底、玻璃陶瓷基底和结晶玻璃基底中的一种。
136.柔性基底可以是包括聚合物有机材料的膜基底和塑料基底中的一种。例如，柔性基底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
137.然而，构造基底sub的材料可以被不同地改变。在显示装置的制造工艺中，施用到基底sub的材料可以对高加工温度具有耐受性(或耐热性)。
138.例如，基底sub可以包括显示区域da和非显示区域nda，显示区域da包括其中设置有像素pxl中的每个的至少一个像素区域pxa，非显示区域nda设置在显示区域da周围(或与显示区域da相邻)。像素区域pxa可以包括其中发射光的发射区域ema和与发射区域ema相邻(或围绕发射区域的外围)的外围区域。在本发明的实施例中，外围区域可以包括其中不发射光的非发射区域nema。
139.在非显示区域nda中，可以定位使每个像素pxl和驱动器连接的布线部。布线部可以包括多条扇出线。扇出线可以连接到与像素pxl中的每个连接的信号线。上述信号线可以包括数据信号施加到的数据线dj、扫描信号施加到的扫描线si、控制信号施加到的控制线cli、初始化电源vint的电压施加到的初始化电力线ipl、第一驱动电源vdd的电压施加到的第一电力线pl1和第二驱动电源vss的电压施加到的第二电力线pl2。这里，初始化电力线ipl可以是参照图6c描述的第j感测线senj。
140.顺序地堆叠的第一导电层cl1至第四导电层cl4可以设置和/或形成在基底sub上。至少一个绝缘层可以位于第一导电层cl1至第四导电层cl4之间。绝缘层可以包括设置在基底sub上的缓冲层bfl、设置在缓冲层bfl上的栅极绝缘层gi、设置在栅极绝缘层gi上的层间绝缘层ild、设置在层间绝缘层ild上的第一绝缘层ins1等。
141.第一导电层cl1可以包括设置和/或形成在基底sub上的导电材料。第二导电层cl2可以包括设置和/或形成在栅极绝缘层gi上的导电材料。第三导电层cl3可以包括设置和/或形成在层间绝缘层ild上的导电材料。第四导电层cl4可以包括设置和/或形成在第三导电层cl3上的导电材料。
142.图7中所示的像素pxl可以是设置在第一像素行和第j像素列的交叉区域中的像
素。像素pxl中的每个可以具有基本上相似或相同的结构。因此，为了方便，将参照图7用设置在第一像素行和第j像素列的交叉区域中的一个像素pxl的描述代替多个像素pxl的描述。
143.一个像素pxl(在下文中被称为“像素”)可以是红色像素、绿色像素和蓝色像素，但是本发明不限于此。像素pxl可以是最靠近非显示区域nda设置的像素pxl，并且可以是首先连接到沿着第二方向dr2设置在非显示区域nda中的布线部的像素pxl。
144.在基底sub的显示区域da中，其中设置有像素pxl的区域可以是像素区域pxa。
145.像素pxl可以电连接到位于像素区域pxa中的扫描线si、控制线cli、数据线dj以及第一电力线pl1和第二电力线pl2。这里，第一电力线pl1可以是参照图6a至图6c描述的第一电力线pl1，第二电力线pl2可以是参照图6a至图6c描述的第二电力线pl2。
146.扫描线si可以在第一方向dr1上延伸。扫描线si可以是上述导电层中的一者。作为示例，扫描线si可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。
147.第二导电层cl2可以形成为具有选自由铜(cu)、钼(mo)、钨(w)、铝钕(alnd)、钛(ti)、铝(al)、银(ag)及其合金组成的组中的单个或其混合物的单膜结构，或者为了降低线电阻，第二导电层cl2可以形成为具有作为低电阻材料的钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)的双膜或多膜结构。例如，第二导电层cl2可以形成为以钛(ti)/铜(cu)的顺序堆叠的双膜。
148.栅极绝缘层gi可以是包括无机材料的无机绝缘膜。无机绝缘膜可以包括例如金属氧化物(诸如氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
))中的至少一种。在一些实施例中，栅极绝缘层gi可以形成为包括有机材料的有机绝缘膜。栅极绝缘层gi可以被设置为单膜，但是也可以被设置为至少两个或更多个膜的多膜。
149.控制线cli可以在与扫描线si相同的方向上(例如，在第一方向dr1上)延伸。栅极导通电压(例如，高电平电压)控制信号可以在预定感测时段期间施加到控制线cli。在本发明的实施例中，控制线cli可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。
150.初始化电力线ipl可以在与扫描线si和控制线cli相同的方向上延伸。初始化电力线ipl电连接到对应的像素pxl，并且初始化电源vint的电压可以施加于初始化电力线ipl。初始化电力线ipl可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。然而，本发明不限于此，在一些实施例中，初始化电力线ipl可以是设置在层间绝缘层ild上的第三导电层cl3。
151.数据线dj可以在与第一方向dr1不同(例如，交叉)的第二方向dr2上延伸。对应的数据信号可以施加到数据线dj。数据线dj可以是设置在基底sub上的导电层中的一者。例如，数据线dj可以是设置在层间绝缘层ild上的第三导电层cl3。
152.类似于第二导电层cl2，第三导电层cl3可以形成为具有选自由铜(cu)、钼(mo)、钨(w)、铝钕(alnd)、钛(ti)、铝(al)、银(ag)及其合金组成的组中的单个或其混合物的单膜结构，或者为了降低线电阻，第三导电层cl3可以形成为具有作为低电阻材料的钼(mo)、钛(ti)、铜(cu)、铝(al)或银(ag)的双膜或多膜结构。例如，第三导电层cl3可以形成为以钛(ti)/铜(cu)的顺序堆叠的双膜。
153.层间绝缘层ild可以包括与栅极绝缘层gi的材料相同的材料，或者可以包括选自示出为栅极绝缘层gi的构成材料的材料中的一种或更多种材料。
154.数据线dj可以连接到包括在布线部中的第一扇出线fol1。第一扇出线fol1可以是设置和/或形成在非显示区域nda的层间绝缘层ild上的第三导电层cl3。第一扇出线fol1可以与数据线dj一体地设置。第一扇出线fol1的一端可以接触数据线dj，并且其另一端可以接触第1-1垫(pad，或被被称为“焊盘”)电极pd1_1。第1-1垫电极pd1_1可以与第一扇出线fol1一体地设置，并且可以使通过膜上芯片或集成电路实现的驱动器与对应的像素pxl电连接。例如，第1-1垫电极pd1_1可以通过经由第一扇出线fol1使驱动器和数据线dj连接来向数据线dj传输数据信号。在一些实施例中，第1-1垫电极pd1_1可以与第一扇出线fol1非一体地设置，以通过诸如桥电极的单独的连接手段电连接到第一扇出线fol1。
155.第一电力线pl1和第二电力线pl2可以在与数据线dj相同的方向上延伸。第一电力线pl1和第二电力线pl2可以是与数据线dj设置在同一层的组件。例如，第一电力线pl1和第二电力线pl2可以是设置在层间绝缘层ild上的第三导电层cl3。第一驱动电源vdd的电压可以施加到第一电力线pl1，第二驱动电源vss的电压可以施加到第二电力线pl2。
156.第一电力线pl1可以连接到包括在布线部中的第二扇出线fol2。第二扇出线fol2可以是设置和/或形成在非显示区域nda的层间绝缘层ild上的第三导电层cl3。第二扇出线fol2可以与第一电力线pl1一体地设置。第二扇出线fol2的一端可以接触第一电力线pl1，并且其另一端可以接触第2-1垫电极pd2_1。第2-1垫电极pd2_1可以与第二扇出线fol2一体地设置，并且可以使驱动器和对应的像素pxl电连接。也就是说，第2-1垫电极pd2_1可以通过第二扇出线fol2使驱动器和第一电力线pl1连接，以向第一电力线pl1传输第一驱动电源vdd的电压。在一些实施例中，第2-1垫电极pd2_1可以与第二扇出线fol2非一体地设置，以通过诸如桥电极的单独的连接手段电连接到第二扇出线fol2。
157.第二电力线pl2可以连接到包括在布线部中的第三扇出线fol3。第三扇出线fol3可以是设置和/或形成在非显示区域nda的层间绝缘层ild上的第三导电层cl3。第三扇出线fol3可以与第二电力线pl2一体地设置。第三扇出线fol3的一端可以接触第二电力线pl2，并且其另一端可以接触第3-1垫电极pd3_1。第3-1垫电极pd3_1可以与第三扇出线fol3一体地设置，并且可以使驱动器和对应的像素pxl电连接。也就是说，第3-1垫电极pd3_1可以通过第三扇出线fol3使驱动器和第二电力线pl2连接，以向第二电力线pl2传输第二驱动电源vdd的电压。在一些实施例中，第3-1垫电极pd3_1可以与第三扇出线fol3非一体地设置，以通过诸如桥电极的单独的连接手段电连接到第三扇出线fol3。
158.在本发明的实施例中，像素区域pxa可以包括沿着一个方向(例如，第二方向dr2)划分的第一区域a1和第二区域a2。像素电路部pcl可以设置在第一区域a1中，显示元件部dpl可以设置在第二区域a2中。第二区域a2可以包括发射光的发射区域ema和与发射区域ema相邻的非发射区域nema。
159.为了方便，将首先描述像素电路部pcl，然后将描述显示元件部dpl。
160.像素电路部pcl可以包括位于像素区域pxa的第一区域a1中的底金属层bml、缓冲层bfl和像素电路(参照图6c中的“pxc”)。
161.底金属层bml可以设置在基底sub上。底金属层bml可以是阻挡通过基底sub的后表面引入的光行进到像素pxl的第一晶体管t1的光阻挡膜。特别地，底金属层bml可以通过阻挡通过基底sub的后表面引入的光行进到第一晶体管t1的半导体层(例如，第一有源图案act1)来防止第一晶体管t1的错误操作。为此，底金属层bml可以设置在基底sub上，以与第
一晶体管t1叠置。例如，底金属层bml可以设置在基底sub上，以与第一晶体管t1的第一栅电极ge1叠置。在本发明的实施例中，底金属层bml可以是设置和/或形成在基底sub上的第一导电层cl1。
162.第一导电层cl1可以由具有恒定反射率的导电材料(或物质)形成。第一导电层cl1可以包括与第二导电层cl2和第三导电层cl3相同的材料，或者可以包括选自作为第二导电层cl2和第三导电层cl3的构成材料讨论的材料中的一种或更多种材料。例如，第一导电层cl1可以形成为包括铝钕(alnd)的单膜。
163.底金属层bml可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch连接到第五连接布线cnl5。
164.第五连接布线cnl5可以是设置和/或形成在层间绝缘层ild上的第三导电层cl3，并且当在平面图和剖视图中观看时可以与底金属层bml叠置。第五连接布线cnl5可以与数据线dj以及第一电力线pl1和第二电力线pl2设置在同一层，可以包括与数据线dj以及第一电力线pl1和第二电力线pl2相同的材料，并且可以与数据线dj以及第一电力线pl1和第二电力线pl2通过同一工艺形成。
165.第五连接布线cnl5的一端可以通过接触孔ch连接到底金属层bml。另外，第五连接布线cnl5的另一端可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第一晶体管t1的第一源区se1。结果，底金属层bml可以通过第五连接布线cnl5连接到第一晶体管t1的第一源区se1。
166.如上所述，当底金属层bml连接到第一晶体管t1的第一源区se1时，可以确保第二驱动电源vdd的摆动宽度裕度。在这种情况下，可以加宽施加到第一晶体管t1的第一栅电极ge1的栅极电压的驱动范围。
167.缓冲层bfl可以设置和/或形成在底金属层bml上。缓冲层bfl可以防止杂质扩散到包括在像素电路pxc中的第一晶体管t1至第三晶体管t3中。缓冲层bfl可以包括包含无机材料的无机绝缘膜。无机绝缘膜可以包括例如金属氧化物(诸如氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(alo
x
))中的至少一种。缓冲层bfl虽然可以被设置为单膜，但是可以被设置为至少两个或更多个膜的多膜。当缓冲层bfl被设置为多层膜时，其各个层可以由相同的材料或不同的材料制成。可以根据基底sub的材料、工艺条件等而省略缓冲层bfl。
168.像素电路pxc可以包括设置在缓冲层bfl上的第一晶体管t1至第三晶体管t3以及存储电容器cst。第一晶体管t1可以是参照图6a至图6c描述的第一晶体管t1，第二晶体管t2可以是参照图6a至图6c描述的第二晶体管t2，第三晶体管t3可以是参照图6a至图6c描述的第三晶体管t3。
169.第一晶体管t1(或驱动晶体管)可以包括第一栅电极ge1、第一有源图案act1、第一源区se1和第一漏区de1。
170.第一栅电极ge1可以通过第二连接布线cnl2连接到第二晶体管t2的第二源区se2。第一栅电极ge1可以形成和/或设置在栅极绝缘层gi上。第一栅电极ge1可以是设置在栅极绝缘层gi上的第二导电层cl2。第一栅电极ge1可以与扫描线si设置在同一层，可以包括与扫描线si相同的材料，并且可以与扫描线si通过同一工艺形成。
171.第二连接布线cnl2可以是设置和/或形成在层间绝缘层ild上的第三导电层cl3。第二连接布线cnl2可以与数据线dj以及第一电力线pl1和第二电力线pl2设置在同一层，可
以包括与数据线dj以及第一电力线pl1和第二电力线pl2相同的材料，并且可以与数据线dj以及第一电力线pl1和第二电力线pl2通过同一工艺形成。第二连接布线cnl2的一端可以通过穿透层间绝缘层ild的接触孔ch连接到第一栅电极ge1。第二连接布线cnl2的另一端可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第二源区se2。
172.第一有源图案act1、第一源区se1和第一漏区de1可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第一有源图案act1、第一源区se1和第一漏区de1可以形成为其中未掺杂杂质的半导体层或其中掺杂有杂质的半导体层。例如，第一源区se1和第一漏区de1可以形成为其中掺杂有杂质的半导体层，而第一有源图案act1可以形成为其中不掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
173.第一有源图案act1、第一源区se1和第一漏区de1可以设置和/或形成在缓冲层bfl上。
174.第一有源图案act1是与第一栅电极ge1叠置的区域，并且可以是第一晶体管t1的沟道区。当第一有源图案act1形成为长时，第一晶体管t1的沟道区可以形成为长。在这种情况下，可以加宽施加到第一晶体管t1的栅极电压(或扫描信号)的驱动范围。因此，能够精细地控制从发光元件ld发射的光的灰度。
175.第一源区se1可以连接到(或可以接触)第一有源图案act1的一端。另外，第一源区se1可以通过上电极ue连接到第三晶体管t3的第三源区se3。
176.上电极ue可以是构成存储电容器cst的一个电极。上电极ue可以由设置和/或形成在层间绝缘层ild上的第三导电层cl3形成。上电极ue可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第一源区se1。另外，上电极ue可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第三晶体管t3的第三源区se3。另外，上电极ue可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch连接到显示元件部dpl的一些组件。稍后将参照显示元件部dpl描述其详细描述。
177.在上述实施例中，上电极ue已经被描述为设置和/或形成在层间绝缘层ild上的第三导电层cl3，但是本发明不限于此。在一些实施例中，当附加绝缘层设置在栅极绝缘层gi与层间绝缘层ild之间时，上电极ue可以由设置和/或形成在附加绝缘层上的导电层构成。
178.第一漏区de1可以连接到(或可以接触)第一有源图案act1的另一端。另外，第一漏区de1可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第一电力线pl1。因此，第一驱动电源vdd的电压可以施加到第一漏区de1。
179.第二晶体管t2(或开关晶体管)可以包括第二栅电极ge2、第二有源图案act2、第二源区se2和第二漏区de2。
180.第二栅电极ge2可以通过第一连接布线cnl1连接到扫描线si。第二栅电极ge2可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。与第一栅电极ge1类似，第二栅电极ge2可以与扫描线si设置在同一层，可以包括与扫描线si相同的材料，并且可以与扫描线si通过同一工艺形成。
181.第一连接布线cnl1可以是设置和/或形成在层间绝缘层ild上的第三导电层cl3。第一连接布线cnl1的一端可以通过穿透层间绝缘层ild的接触孔ch连接到扫描线si。另外，第一连接布线cnl1的另一端可以通过穿透层间绝缘层ild的接触孔ch连接到第二栅电极ge2。
182.在上述实施例中，已经描述了第二栅电极ge2与扫描线si非一体地设置，以通过单独的连接手段(例如，第一连接布线cnl1)连接到扫描线si，但是本发明不限于此。在一些实施例中，第二栅电极ge2可以与扫描线si一体地设置。在这种情况下，第二栅电极ge2可以被设置为扫描线si的一部分，或者可以以从扫描线si突出的形状设置。
183.第二有源图案act2、第二源区se2和第二漏区de2可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第二有源图案act2、第二源区se2和第二漏区de2可以形成为其中未掺杂杂质的半导体层或其中掺杂有杂质的半导体层。例如，第二源区se2和第二漏区de2可以形成为其中掺杂有杂质的半导体层，而第二有源图案act2可以形成为其中未掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
184.第二有源图案act2、第二源区se2和第二漏区de2可以设置和/或形成在缓冲层bfl上。
185.第二有源图案act2是与第二栅电极ge2叠置的区域，并且可以是第二晶体管t2的沟道区。
186.第二源区se2可以连接到(或可以接触)第二有源图案act2的一端。另外，第二源区se2可以通过第二连接布线cnl2连接到第一栅电极ge1。
187.第二漏区de2可以连接到(或可以接触)第二有源图案act2的另一端。另外，第二漏区de2可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到数据线dj。因此，施加到数据线dj的数据信号可以传输到第二漏区de2。
188.第三晶体管t3可以包括第三栅电极ge3、第三有源图案act3、第三源区se3和第三漏区de3。
189.第三栅电极ge3可以通过第三连接布线cnl3连接到控制线cli。第三栅电极ge3可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。第三栅电极ge3可以与扫描线si、控制线cli以及第一栅电极ge1和第二栅电极ge2设置在同一层，可以包括与扫描线si、控制线cli以及第一栅电极ge1和第二栅电极ge2相同的材料，并且可以与扫描线si、控制线cli以及第一栅电极ge1和第二栅电极ge2通过同一工艺形成。
190.第三连接布线cnl3可以是设置和/或形成在层间绝缘层ild上的第三导电层cl3。第三连接布线cnl3的一端可以通过穿透层间绝缘层ild的接触孔ch连接到第三栅电极ge3。另外，第三连接布线cnl3的另一端可以通过穿透层间绝缘层ild的接触孔ch连接到控制线cli。
191.在上述实施例中，已经描述了第三栅电极ge3与控制线cli非一体地设置，以通过单独的连接手段(例如，第三连接布线cnl3)连接到控制线cli，但是本发明不限于此。在一些实施例中，第三栅电极ge3可以被设置为控制线cli的一部分，或者可以以从控制线cli突出的形状设置。
192.第三有源图案act3、第三源区se3和第三漏区de3可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第三有源图案act3、第三源区se3和第三漏区de3可以形成为其中未掺杂杂质的半导体层或其中掺杂有杂质的半导体层。例如，第三源区se3和第三漏区de3可以形成为其中掺杂有杂质的半导体层，而第三有源图案act3可以形成为其中未掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
193.第三有源图案act3、第三源区se3和第三漏区de3可以设置和/或形成在缓冲层bfl
上。
194.第三有源图案act3是与第三栅电极ge3叠置的区域，并且可以是第三晶体管t3的沟道区。
195.第三源区se3可以连接到(或可以接触)第三有源图案act3的一端。另外，第三源区se3可以通过上电极ue和对应的接触孔ch连接到第一源区se1。
196.第三漏区de3可以连接到(或可以接触)第三有源图案act3的另一端。另外，第三漏区de3可以通过第四连接布线cnl4连接到初始化电力线ipl。
197.第四连接布线cnl4可以是设置和/或形成在层间绝缘层ild上的第三导电层cl3。第四连接布线cnl4的一端可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch连接到第三漏区de3。另外，第四连接布线cnl4的另一端可以通过穿透层间绝缘层ild的接触孔ch连接到初始化电力线ipl。
198.存储电容器cst可以包括下电极le和上电极ue。
199.下电极le可以是设置和/或形成在栅极绝缘层gi上的第二导电层cl2。下电极le可以与第一栅电极ge1一体地设置。当下电极le与第一栅电极ge1一体地设置时，下电极le可以是第一栅电极ge1的一区域。
200.上电极ue被设置为与下电极le叠置，并且可以具有比下电极le大的面积。上电极ue的一部分可以在第二方向dr2上延伸，并且可以与第一源区se1和第三源区se3中的每个叠置。上电极ue可以通过对应的接触孔ch连接到第一源区se1和第三源区se3中的每个。另外，上电极ue可以通过对应的接触孔ch连接到底金属层bml。
201.第一绝缘层ins1可以设置和/或形成在第三导电层cl3上。例如，第一绝缘层ins1可以设置和/或形成在数据线dj、第一电力线pl1和第二电力线pl2、上电极ue、第一连接布线cnl1至第五连接布线cnl5以及第一扇出线fol1至第三扇出线fol3上。在本发明的实施例中，第一绝缘层ins1可以不设置在第1-1垫电极pd1_1至第3-1垫电极pd3_1上。
202.第一绝缘层ins1可以包括与缓冲层bfl和/或栅极绝缘层gi相同的材料，或者可以包括选自作为缓冲层bfl和/或栅极绝缘层gi的构成材料讨论的示例材料中的一种或更多种材料。第一绝缘层ins1可以包括至少一种材料。例如，第一绝缘层ins1可以包括无机绝缘膜或有机绝缘膜，无机绝缘膜包括无机材料，有机绝缘膜包括有机材料。
203.在上述实施例中，数据线dj以及第一电力线pl1和第二电力线pl2可以被构造为完全地设置在像素区域pxa的第一区域a1和第二区域a2两者中。
204.光阻挡层lbl可以设置和/或形成在第一绝缘层ins1上。光阻挡层lbl可以包括防止像素pxl和与其相邻的像素pxl之间的光泄漏的光阻挡材料。在这种情况下，光阻挡层lbl可以是黑矩阵。光阻挡层lbl可以防止分别从相邻像素pxl发射的光的混合。在一些实施例中，光阻挡层lbl被构造为包括至少一种光阻挡材料和/或反射材料，使得它允许从位于像素区域pxa的第二区域a2中的发光元件ld发射的光进一步在显示装置的图像显示方向上行进，从而改善发光元件ld的发光效率。
205.上述光阻挡层lbl可以设置在显示区域da的除了像素区域pxa内的发射区域ema和非显示区域nda之外的一个区域中。
206.第二绝缘层ins2和第三绝缘层ins3可以顺序地设置和/或形成在光阻挡层lbl上。
207.第二绝缘层ins2可以是保护光阻挡层lbl的保护层。第二绝缘层ins2可以是包括
无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。第三绝缘层ins3可以设置和/或形成在第二绝缘层ins2上，并且可以包括与第二绝缘层ins2相同的材料。
208.第二绝缘层ins2和第三绝缘层ins3可以不设置在非显示区域nda中的第1-1垫电极pd1_1至第3-1垫电极pd3_1上。因此，第1-1垫电极pd1_1至第3-1垫电极pd3_1可以暴露于外部。
209.第1-2垫电极pd1_2可以设置在暴露于外部的第1-1垫电极pd1_1上，第2-2垫电极pd2_2可以设置在暴露于外部的第2-1垫电极pd2_1上，第3-2垫电极pd3_2可以设置在暴露于外部的第3-1垫电极pd3_1上。
210.第1-2垫电极pd1_2可以是第四导电层cl4。第1-2垫电极pd1_2可以直接设置在第1-1垫电极pd1_1上以连接到第1-1垫电极pd1_1。第1-2垫电极pd1_2可以被构造为直接接触用膜上芯片或集成电路实现的驱动器的一个端子。
211.第四导电层cl4可以由各种透明导电材料(或物质)构造。例如，第四导电层cl4可以包括诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟镓锌(igzo)和氧化铟锡锌(itzo)的各种透明导电材料中的至少一种，并且可以形成为基本上透明或半透明的以满足预定的透光率(或透射率)。然而，第四导电层cl4的材料不限于上述示例。在一些实施例中，第四导电层cl4可以由各种不透明导电材料构造。不透明导电材料可以包括例如钛(ti)、铝(al)、银(ag)等，但是本发明不限于此。第四导电层cl4可以形成为单膜或多膜。
212.第2-2垫电极pd2_2可以是第四导电层cl4。第2-2垫电极pd2_2可以直接设置在第2-1垫电极pd2_1上以连接到第2-1垫电极pd2_1。第2-2垫电极pd2_2可以被构造为直接接触驱动器的一个端子。
213.第3-2垫电极pd3_2可以是第四导电层cl4。第3-2垫电极pd3_2可以直接设置在第3-1垫电极pd3_1上以连接到第3-1垫电极pd3_1。第3-2垫电极pd3_2可以被构造为直接接触驱动器的一个端子。
214.上述第1-2垫电极pd1_2至第3-2垫电极pd3_2可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
215.第四绝缘层ins4可以设置和/或形成在第三绝缘层ins3上。
216.第四绝缘层ins4可以是减轻由设置在其下方的构成元件引起的台阶的平坦化层。另外，第四绝缘层ins4可以是用于保护设置在像素区域pxa中的所有组件的保护层。第四绝缘层ins4可以不设置在非显示区域nda中，以使第1-2垫电极pd1_2至第3-2垫电极pd3_2中的每个和驱动器连接。
217.在下文中，将描述像素pxl的显示元件部dpl。
218.显示元件部dpl可以包括位于像素区域pxa的第二区域a2中的导电图案cp、第一电极el1和第二电极el2、第六连接布线cnl6、堤bnk、发光元件ld、第一接触电极cne1和第二接触电极cne2。
219.导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6可以设置在基底sub上。导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6可以是设置和/或形成在基底sub上的第一导电层cl1。导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6可以与设置在像素区域pxa的第一区域a1中的底金属层bml设置在同一层，可以包括与设置在像素区域pxa的第一区域a1中的底金属层bml相同的材料，并且可以与设置在
像素区域pxa的第一区域a1中的底金属层bml通过同一工艺形成。
220.导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6可以由具有恒定反射率的材料制成，使得从发光元件ld中的每个发射的光在显示装置的图像显示方向上行进。导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个可以包括具有恒定反射率的导电材料(或物质)。导电材料(或物质)可以包括适合于使由发光元件ld发射的光在显示装置的图像显示方向上反射的不透明金属。不透明金属可以包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)及其合金。在一些实施例中，导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个可以包括透明导电材料(或物质)。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)和氧化铟锡锌(itzo))和导电聚合物(诸如聚(3,4-乙撑二氧噻吩)(pedot))。当导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个包括透明导电材料时，可以另外地包括由用于使从发光元件ld发射的光在显示装置的图像显示方向上反射的不透明金属制成的单独的导电层。然而，导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6的材料不限于上述材料。
221.另外，导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个可以设置和/或形成为单膜，但是本发明不限于此。在一些实施例中，导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个可以设置和/或形成为其中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种或更多种的多层膜。导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6中的每个可以由至少双层膜或更多层膜的多层膜形成，以使在向发光元件ld中的每个的相应端部传输信号(或电压)时由信号延迟引起的失真。在本发明的实施例中，导电图案cp、第一电极el1和第二电极el2以及第六连接布线cnl6可以由包括铝钕(alnd)的单层构造。
222.当在平面图中观看时，导电图案cp可以与第一电极el1间隔开。在发光元件ld在像素区域pxa中对准之前，导电图案cp可以以连接到第一电极el1的形式设置。也就是说，在发光元件ld对准之前，导电图案cp和第一电极el1可以彼此连接。在发光元件ld对准之后，导电图案cp和第一电极el1可以彼此间隔开以彼此电分离和/或物理分离。当发光元件ld在像素区域pxa中对准时，导电图案cp可以连接到位于非显示区域nda中的第一对准信号垫(未示出)，以从第一对准信号垫接收对准信号(或对准电压)，从而向第一电极el1施加对准信号。因此，第一电极el1可以用作用于使发光元件ld对准的第一对准电极(或第一对准布线)。在发光元件ld在像素区域pxa中对准之后，第一电极el1可以与导电图案cp电分离并且可以通过对应的接触孔ch连接到上电极ue，以用作驱动发光元件ld的驱动电极。
223.第六连接布线cnl6可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch连接到第二电力线pl2。当发光元件ld在像素区域pxa中对准时，第六连接布线cnl6可以连接到位于非显示区域nda中的第二对准信号垫(未示出)，以从第二对准信号垫接收对准信号(或对准电压)，从而向第二电极el2施加对准信号。因此，第二电极el2可以用作用于使发光元件ld对准的第二对准电极(或第二对准布线)。在发光元件ld在像素区域pxa中对准之后，第六连接布线cnl6可以与第二对准信号垫电分离。在这种情况下，第六连接布线cnl6可以通过对应的接触孔ch电连接到第二电力线pl2，并且来自第二电力线pl2的第二驱动电源vss的电压可以通过第六连接布线cnl6传输到第二电极el2。因此，第二电极
el2可以用作用于驱动发光元件ld的驱动电极。
224.第六连接布线cnl6可以在第一方向dr1上延伸。第六连接布线cnl6可以对于像素pxl和与其相邻的像素pxl公共地设置。因此，在第一方向dr1上设置在同一像素行(例如，第一像素行)中的多个像素pxl可以共同地连接到第六连接布线cnl6。
225.第二电极el2可以从第六连接布线cnl6在第二方向dr2上分支。第二电极el2可以与第六连接布线cnl6一体地设置。因此，第二电极el2和第六连接布线cnl6可以彼此电连接和/或物理连接。在这种情况下，第六连接布线cnl6可以是第二电极el2的一区域，或者第二电极el2可以是第六连接布线cnl6的一区域。然而，本发明不限于此，在一些实施例中，第二电极el2和第六连接布线cnl6可以彼此分开地形成，以通过单独的连接手段等彼此电连接。
226.施加到第一电极el1的对准信号和施加到第二电极el2的对准信号可以是具有达到使发光元件ld可以在第一电极el1与第二电极el2之间对准的程度的电压差和/或相位差的信号。施加到第一电极el1的对准信号和施加到第二电极el2的对准信号中的至少一个可以是ac信号，但是本发明不限于此。
227.在本发明的实施例中，第一电极el1可以是阳极电极，第二电极el2可以是阴极电极。
228.第一电极el1和第二电极el2可以位于像素区域pxa的第二区域a2的发射区域ema中。发射区域ema可以是在像素区域pxa内最终发射光的区域。
229.缓冲层bfl可以设置和/或形成在第一电极el1和第二电极el2上。缓冲层bfl可以具有与位于像素区域pxa的第一区域a1中的缓冲层bfl相同的构造。缓冲层bfl可以使第一电极el1的一部分和第二电极el2的一部分暴露于外部。
230.发光元件ld可以设置在缓冲层bfl上。
231.发光元件ld中的每个可以是使用具有无机晶体结构的材料(例如，具有小到纳米级或微米级的尺寸)的超小发光二极管。例如，发光元件ld中的每个可以是通过蚀刻方法制造的超小发光二极管或通过生长方法制造的超小发光二极管。
232.至少两个到几十个发光元件ld可以在像素区域pxa中对准和/或设置在像素区域pxa中，但是发光元件ld的数量不限于此。在一些实施例中，在像素区域pxa中对准和/或设置在像素区域pxa中的发光元件ld的数量可以被不同地改变。发光元件ld可以位于像素区域pxa的发射区域ema中。
233.发光元件ld中的每个可以发射彩色光和/或白光中的一种。发光元件ld中的每个可以在第一电极el1与第二电极el2之间布置在缓冲层bfl上，使得其延伸方向(或长度l方向)与第一方向dr1平行。发光元件ld可以以分散在溶液中的形式准备，然后喷射在像素区域pxa中。
234.发光元件ld可以通过喷墨印刷方法、狭缝涂覆方法或其他方法注入每个像素pxl的像素区域pxa中。例如，发光元件ld可以与挥发性溶剂混合，以通过喷墨印刷方法或狭缝涂布方法供应到像素区域pxa中。在这种情况下，当对应的对准信号施加到设置在像素区域pxa中的第一电极el1和第二电极el2中的每个时，可以在第一电极el1与第二电极el2之间形成电场。因此，发光元件ld可以在第一电极el1与第二电极el2之间对准。
235.在布置发光元件ld之后，通过使溶剂挥发或以另一种方式消除溶剂，发光元件ld最终布置和/或设置在每个像素pxl的像素区域pxa中。
236.堤bnk可以位于围绕像素pxl的发射区域ema的至少一侧的外围区域中。这里，外围区域是不发射光的非发射区域nema，并且可以是像素区域pxa的第二区域a2的一个区域。堤bnk可以仅设置和/或形成在第二区域a2中。当在平面图中观看时，堤bnk可以以围绕(或包围)在发射区域ema中对准的发光元件ld的形式设置。可选地，当在平面图中观看时，堤bnk可以以围绕(或包围)位于发射区域ema中的第一电极el1和第二电极el2的至少一部分的形式设置。
237.堤bnk可以是限定(或划分)对应的像素pxl的发射区域ema和与其相邻的像素pxl中的每个的发射区域ema的结构。另外，当发光元件ld在像素区域pxa中对准时，堤bnk可以限定发光元件ld的对准位置。堤bnk可以被构造为包括至少一种光阻挡材料和/或反射材料，以防止在对应的像素pxl和与其相邻的像素pxl之间发生漏光。在一些实施例中，堤bnk可以包括透明材料(或物质)。例如，可以包括聚酰胺树脂、聚酰亚胺树脂等作为透明材料，但是本发明不限于此。根据另一实施例，反射材料层可以形成在堤bnk上，以进一步改善从对应的像素pxl发射的光的效率。堤bnk可以设置和/或形成在被设置在像素区域pxa的第二区域a2中的缓冲层bfl上。
238.层间绝缘层(ild、insp)可以设置在发光元件ld中的每个上。层间绝缘层(ild、insp)可以具有与位于像素区域pxa的第一区域a1中的层间绝缘层ild相同的构造。层间绝缘层(ild、insp)可以形成为单膜或多膜，并且可以包括无机绝缘膜或有机绝缘膜，无机绝缘膜包括至少一种无机材料，有机绝缘膜包括至少一种有机材料。
239.在发射区域ema内，层间绝缘层(ild、insp)可以设置和/或形成在发光元件ld上，以部分地覆盖发光元件ld中的每个的外周表面(或表面)并使发光元件ld的两个端部暴露于外部。层间绝缘层(ild、insp)还可以固定发光元件ld中的每个。层间绝缘层(ild、insp)可以包括适合于保护发光元件ld中的每个的活性层12免受外部氧和湿气影响的无机绝缘膜。然而，本发明不限于此。根据发光元件ld应用到的显示装置的设计条件，层间绝缘层(ild、insp)可以被构造为包括有机材料的有机绝缘膜。
240.在像素区域pxa中完成发光元件ld的对准之后，在发光元件ld上形成层间绝缘层(ild、insp)，从而能够防止发光元件ld从对准位置分离。在形成层间绝缘层(ild、insp)之前，如图9中所示，当在缓冲层bfl与发光元件ld之间存在空的间隙(或空间)时，空的间隙可以在形成层间绝缘层(ild、insp)的工艺中被层间绝缘层(ild、insp)填充。因此，层间绝缘层(ild、insp)可以被构造为适合于填充缓冲层bfl与发光元件ld之间的空的间隙的有机绝缘膜。
241.另外，甚至可以在围绕发射区域ema的外围区域(例如，非发射区域nema)中设置层间绝缘层(ild、insp)。在这种情况下，层间绝缘层(ild、insp)可以设置和/或形成在位于第二区域a2的非发射区域nema中的栅极绝缘层gi上。
242.在像素区域pxa的发射区域ema中，层间绝缘层(ild、insp)可以覆盖一个表面(例如，发光元件ld中的每个的上表面的一部分)，并且可以暴露发光元件ld中的每个的两个端部。设置在发射区域ema中的层间绝缘层(ild、insp)可以仅定位在发光元件ld上，以设置为独立于定位在与发射区域ema相邻的非发射区域nema中的层间绝缘层(ild、insp)的绝缘图案。在以下实施例中，为了方便，分别设置在发光元件ld上以使发光元件ld中的每个的两个端部暴露于外部的层间绝缘层(ild、insp)被称为“绝缘图案insp”。
243.第一接触电极cne1和第二接触电极cne2可以被构造为使第一电极el1和第二电极el2中的每个与发光元件ld更稳定地电连接。在上述层间绝缘层(ild、insp)形成之后，第一接触电极cne1和第二接触电极cne2可以是设置和/或形成在基底sub上的第四导电层cl4。在本发明的实施例中，第一接触电极cne1和第二接触电极cne2可以与设置在非显示区域nda中的第1-2垫电极pd1_2至第3-2垫电极pd3_2设置在同一层，可以包括与设置在非显示区域nda中的第1-2垫电极pd1_2至第3-2垫电极pd3_2相同的材料，并且可以与设置在非显示区域nda中的第1-2垫电极pd1_2至第3-2垫电极pd3_2通过同一工艺形成。
244.第一接触电极cne1可以设置在位于第二区域a2中的缓冲层bfl上，并且可以连接到暴露于外部的第一电极el1。另外，第一接触电极cne1可以连接到发光元件ld中的每个的两个端部中的一个。施加到第一电极el1的预定信号可以通过第一接触电极cne1传输到发光元件ld中的每个的一端。
245.第二接触电极cne2可以设置在位于第二区域a2中的缓冲层bfl上，并且可以连接到暴露于外部的第二电极el2。另外，第二接触电极cne2可以连接到发光元件ld中的每个的两个端部中的另一个。施加到第二电极el2的预定信号可以通过第二接触电极cne2传输到发光元件ld中的每个的剩余端部。
246.当在平面图中观看时，第一接触电极cne1和第二接触电极cne2中的每个可以具有在第二方向dr2上延伸的条形形状，但是本发明不限于此。在一些实施例中，第一接触电极cne1和第二接触电极cne2中的每个的形状可以在它稳定地电连接到发光元件ld中的每个的范围内被不同地改变。另外，考虑到与设置在第一接触电极cne1和第二接触电极cne2下方的电极的连接关系，第一接触电极cne1和第二接触电极cne2中的每个的形状可以被不同地改变。
247.第一接触电极cne1和第二接触电极cne2可以位于像素区域pxa的发射区域ema中。
248.第一绝缘层ins1和第二绝缘层ins2可以顺序地设置和/或形成在第一接触电极cne1和第二接触电极cne2上。第一绝缘层ins1可以具有与位于像素区域pxa的第一区域a1中的第一绝缘层ins1相同的构造，并且第二绝缘层ins2可以具有与位于第一区域a1中的第二绝缘层ins2相同的构造。第一绝缘层ins1和第二绝缘层ins2中的每个可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。作为示例，第一绝缘层ins1和第二绝缘层ins2中的至少一个可以具有至少一个无机绝缘膜或至少一个有机绝缘膜交替地堆叠的结构。第二绝缘层ins2可以是可以完全地覆盖显示元件部dpl以阻挡来自外部的水分或湿气被引入到包括发光元件ld的显示元件部dpl中的封装层。
249.光转换图案层lcp可以设置和/或形成在第二绝缘层ins2上。光转换图案层lcp可以位于像素区域pxa的发射区域ema中。光转换图案层lcp可以包括颜色转换层ccl和滤色器cf。
250.颜色转换层ccl可以包括与特定颜色对应的颜色转换颗粒qd。滤色器cf可以选择性地透射特定颜色的光。
251.颜色转换层ccl可以包括将从设置在像素pxl中的发光元件ld发射的光转换为特定颜色的光的颜色转换颗粒qd。例如，当像素pxl是红色像素时，颜色转换层可以包括将从发光元件ld发射的光转换为红光的红色量子点的颜色转换颗粒qd。作为另一示例，当像素pxl是绿色像素时，颜色转换层可以包括将从发光元件ld发射的光转换为绿光的绿色量子
点的颜色转换颗粒qd。作为另一示例，当像素pxl是蓝色像素时，颜色转换层可以包括将从发光元件ld发射的光转换为蓝光的蓝色量子点的颜色转换颗粒qd。
252.第三绝缘层ins3可以设置和/或形成在颜色转换层ccl上。第三绝缘层ins3可以具有与位于像素区域pxa的第一区域a1中的第三绝缘层ins3相同的构造。第三绝缘层ins3可以包括与第二绝缘层ins2相同的材料，或可以包括选自示出为第二绝缘层ins2的构成材料的材料中的一种或更多种材料。例如，第三绝缘层ins3可以包括无机绝缘膜或有机绝缘膜，无机绝缘膜包括无机材料，有机绝缘膜包括有机材料。
253.滤色器cf可以设置和/或形成在第三绝缘层ins3上。滤色器cf可以与颜色转换层ccl一起形成光转换图案层lcp，并且可以包括选择性地透射由颜色转换层ccl转换的特定颜色的光的滤色器材料。滤色器cf可以包括红色滤色器、绿色滤色器和蓝色滤色器。上述滤色器cf可以设置在像素区域pxa的发射区域ema中以与颜色转换层ccl对应。
254.第四绝缘层ins4可以设置在滤色器cf上。第四绝缘层ins4可以具有与位于像素区域pxa的第一区域a1中的第四绝缘层ins4相同的构造。第四绝缘层ins4可以是在像素区域pxa的第二区域a2中减轻由设置在其下方的构成元件产生的台阶的平坦化层。
255.当驱动电流通过包括在像素pxl的像素电路pxc中的第一晶体管t1从第一电力线pl1经由像素电路pxc流到第二电力线pl2时，驱动电流可以通过第六晶体管t6和上电极ue流入像素pxl的发射单元(参照图6a至图6c中的“emu”)。例如，驱动电流通过上电极ue和对应的接触孔ch供应到第一电极el1，并且驱动电流通过发光元件ld流到第二电极el2。因此，发光元件ld中的每个可以发射具有与分布电流对应的亮度的光。
256.如上所述，像素pxl的像素电路部pcl和显示元件部dpl中的每个可以被设置为包括设置和/或形成在基底sub的一个表面上的至少一个或更多个导电层和至少一个或更多个绝缘层的多层。像素电路部pcl的至少一个层和显示元件部dpl的至少一个层可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
257.另外，根据上述实施例，与其中像素电路部pcl和显示元件部dpl分别通过分开的工艺形成的传统显示装置相比，通过同一工艺形成包括在像素电路部pcl中的组件和包括在显示元件部dpl中的组件，能够减少掩模的数量，从而可以提供制造工艺被简化了的显示装置。当显示装置的制造工艺被简化时，可以降低显示装置的制造成本。
258.另外，根据上述实施例，通过在像素pxl的像素区域pxa中的其中定位有显示元件部dpl的第二区域a2中使发光元件ld密集地对准，在期望区域(或目标区域)中(例如，在第二区域a2中)，可以使像素pxl中的发光元件ld的对准分布和相邻的像素pxl中的发光元件ld的对准分布均匀。在这种情况下，显示装置可以在整个区域中具有均匀的输出光分布。
259.另外，根据上述实施例，当发光元件ld在目标区域中密集地对准时，可以减少未对准的发光元件ld的数量。因此，可以使发光元件ld的损失最小化，并且可以防止发光元件ld在不期望的区域中对准的异常未对准。
260.图10a至图10m顺序地示出了图8中所示的显示装置的制造方法的剖视图。
261.在下文中，将参照图10a至图10m顺序地描述图8中所示的根据本发明的实施例的显示装置的制造方法。
262.参照图1至图5、图7、图8以及图10a，提供基底sub。
263.在基底sub上在第一区域a1和第二区域a2中分别形成由具有高反射率的导电材料
(或物质)制成的第一导电层cl1。
264.第一区域a1的第一导电层cl1可以是包括在像素电路部pcl中的导电层之中的位于基底sub上的第一导电层，而第二区域a2的第一导电层cl1可以是包括在显示元件部dpl中的导电层之中的位于基底sub上的第一导电层。
265.像素电路部pcl的第一导电层cl1和显示元件部dpl的第一导电层cl1可以设置在同一层，可以包括相同的材料，并且可以通过同一工艺形成。
266.像素电路部pcl的第一导电层cl1可以包括底金属层bml。显示元件部dpl的第一导电层cl1可以包括第一电极el1和第二电极el2、导电图案cp以及第六连接布线cnl6。
267.参照图1至图5、图7、图8、图10a以及图10b，在包括第一导电层cl1的基底sub上形成缓冲层bfl。然后，在缓冲层bfl上形成半导体层scl。
268.半导体层scl可以由硅(即，非晶硅或多晶硅)制成。当半导体层scl由非晶硅制成时，还可以通过使用激光等执行结晶工艺。
269.在一些实施例中，半导体层scl可以由包括包含铟(in)、锌(zn)、镓(ga)、锡(sn)、钛(ti)、铝(al)、铪(hf)、锆(zr)和镁(mg)的二元化合物(ab
x
)、三元化合物(ab
xcy
)、四元化合物(ab
xcydz
)等的半导体氧化物制成。这些半导体氧化物可以单独使用或彼此组合使用。
270.半导体层scl可以仅设置在像素pxl的像素区域pxa中包括的第一区域a1中，但是本发明不限于此。在一些实施例中，半导体层scl可以设置在像素区域pxa中包括的第二区域a2中。
271.参照图1至图5、图7、图8以及图10a至图10c，在包括半导体层scl的缓冲层bfl上形成栅极绝缘层gi。栅极绝缘层gi可以仅形成在除了发射区域ema之外的像素区域pxa中。
272.接下来，在栅极绝缘层gi上形成第二导电层cl2。
273.第二导电层cl2可以包括位于像素区域pxa的第一区域a1中的存储电容器cst的下电极le、第一栅电极ge1至第三栅电极ge3、初始化电力线ipl、控制线cli以及扫描线si。
274.半导体层scl的与第一栅电极ge1叠置的一个区域可以是第一有源图案act1。第一有源图案act1的不与第一栅电极ge1叠置的两个侧部可以是第一源区se1和第一漏区de1。第一有源图案act1、第一栅电极ge1、第一源区se1和第一漏区de1可以构造第一晶体管t1。
275.半导体层scl的与第二栅电极ge2叠置的一个区域可以是第二有源图案act2。第二有源图案act2的不与第二栅电极ge2叠置的两个侧部可以是第二源区se2和第二漏区de2。第二有源图案act2、第二栅电极ge2、第二源区se2和第二漏区de2可以构造第二晶体管t2。
276.半导体层scl的与第三栅电极ge3叠置的一个区域可以是第三有源图案act3。第三有源图案act3的不与第三栅电极ge3叠置的两个侧部可以是第三源区se3和第三漏区de3。第三有源图案act3、第三栅电极ge3、第三源区se3和第三漏区de3可以构造第三晶体管t3。
277.参照图1至图5、图7、图8以及图10a至图10d，在像素区域pxa的第二区域a2的缓冲层bfl上形成堤bnk。堤bnk可以位于作为第二区域a2中的外围区域的非发射区域(参照图9中的“nema”)中。当在平面图中观看时，堤bnk可以以围绕位于发射区域ema中的第一电极el1和第二电极el2的至少一侧的形式设置。
278.堤bnk可以设置在非发射区域nema中，以在发光元件ld在像素区域pxa中对准时引导发光元件ld的对准位置。
279.参照图1至图5、图7、图8以及图10a至图10e，通过经由导电图案cp和第六连接布线
cnl6向第一电极el1和第二电极el2中的每个施加对应的对准信号(或对准电压)，在第一电极el1与第二电极el2之间形成电场。在这种情况下，来自第一对准信号垫的对准信号可以通过导电图案cp传输到第一电极el1，来自第二对准信号垫的对准信号可以通过第六连接布线cnl6传输到第二电极el2。
280.第一电极el1和第二电极el2中的每个可以是用于使像素区域pxa的第二区域a2中的发光元件ld对准的对准电极(或对准布线)。
281.当将dc电源或具有预定电压和周期的ac电源的对准信号(或对准电压)施加到第一电极el1和第二电极el2中的每个时，可以在第一电极el1与第二电极el2之间形成根据第一电极el1与第二电极el2之间的电势差的电场。在其中第一电极el1与第二电极el2之间形成电场的状态下，通过使用喷墨印刷方法等将包括发光元件ld的混合溶液注入像素区域pxa中。例如，喷墨喷嘴可以设置在第二区域a2的缓冲层bfl上，并且与多个发光元件ld混合的溶剂可以通过喷墨喷嘴注入到像素区域pxa中。这里，溶剂可以是丙酮、水、醇和甲苯中的一种或更多种，但本发明不限于此。例如，溶剂可以呈墨或浆糊的形式。将发光元件ld注入到像素区域pxa的方法不限于上述实施例，注入发光元件ld的方法可以被不同地改变。
282.在注入发光元件ld之后，可以去除溶剂。
283.当发光元件ld注入到像素区域pxa中时，由于在第一电极el1与第二电极el2之间形成的电场，可以诱导发光元件ld的自对准。因此，发光元件ld可以在第一电极el1与第二电极el2之间对准。具体地，发光元件ld中的每个可以在像素区域pxa的第二区域a2中在位于被堤bnk围绕的发射区域ema中的缓冲层bfl上对准。
284.参照图1至图5、图7、图8以及图10a至图10f，在将绝缘材料层施加在发光元件ld在其上对准的基底sub上之后，执行使用掩模的工艺来形成包括多个接触孔ch的层间绝缘层ild。
285.通过上述工艺，可以形成顺序地穿过层间绝缘层ild、栅极绝缘层gi和缓冲层bfl以分别暴露底金属层bml的一部分、第一电极el1和第二电极el2中的每个的一部分以及第六连接布线cnl6的一部分的接触孔ch、顺序地穿过层间绝缘层ild和栅极绝缘层gi以暴露第一源区se1至第三源区se3中的每个的一部分的接触孔ch、以及暴露第一漏区de1至第三漏区de3中的每个的一部分的接触孔ch。
286.另外，通过上述工艺，可以形成穿过层间绝缘层ild以分别暴露扫描线si的一部分、控制线cli的一部分和初始化电力线ipl的一部分的接触孔ch。
287.另外，通过上述工艺，可以形成穿过层间绝缘层ild以暴露第一栅电极ge1至第三栅电极ge3中的每个的一部分的接触孔ch。
288.另外，通过上述工艺，可以使位于像素区域pxa的第二区域a2的发射区域ema中的缓冲层bfl的一个表面至少暴露于外部。
289.通过上述工艺制造的层间绝缘层ild可以在第二区域a2中分别形成在堤bnk和发光元件ld上，以完全地覆盖堤bnk和发光元件ld。
290.另外，通过上述工艺，通过去除导电图案cp的一部分和第一电极el1的一部分，以使导电图案cp和第一电极el1电分离，像素pxl可以同与其相邻的像素pxl独立地(或分开地)驱动。
291.参照图1至图5、图7、图8以及图10a至图10g，在层间绝缘层ild上形成第三导电层
cl3。
292.第三导电层cl3可以包括位于像素区域pxa的第一区域a1中的第一连接布线cnl1至第五连接布线cnl5以及存储电容器cst的上电极ue。另外，第三导电层cl3可以包括完全地位于像素区域pxa的第一区域a1和第二区域a2中的数据线dj以及第一电力线pl1和第二电力线pl2。另外，第三导电层cl3可以包括位于非显示区域nda中的第一扇出线fol1至第三扇出线fol3以及第1-1垫电极pd1_1至第3-1垫电极pd3_1。
293.数据线dj可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第二漏区de2。数据线dj可以与非显示区域nda的第一扇出线fol1和第1-1垫电极pd1_1一体地设置。
294.第一电力线pl1可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第一漏区de1。第一电力线pl1可以与非显示区域nda的第二扇出线fol2和第2-1垫电极pd2_1一体地设置。
295.第二电力线pl2可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch电连接到第六连接布线cnl6。第二电力线pl2可以与非显示区域nda的第三扇出线fol3和第3-1垫电极pd3_1一体地设置。
296.上电极ue可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch电连接到底金属层bml。另外，上电极ue可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第一源区se1和第三源区se3中的每个。另外，上电极ue可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch电连接到第一电极el1。
297.第一连接布线cnl1可以通过穿透层间绝缘层ild的接触孔ch电连接到扫描线si和第二栅电极ge2中的每个。
298.第二连接布线cnl2可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第二源区se，并且可以通过穿透层间绝缘层ild的接触孔ch电连接到第一栅电极ge1。
299.第三连接布线cnl3可以通过穿透层间绝缘层ild的接触孔ch电连接到第三栅电极ge3，并且可以通过穿透层间绝缘层ild的接触孔ch电连接到控制线cli。
300.第四连接布线cnl4可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第三漏区de3，并且可以通过穿透层间绝缘层ild的接触孔ch电连接到初始化电力线ipl。
301.第五连接布线cnl5可以通过顺序地穿透层间绝缘层ild、栅极绝缘层gi和缓冲层bfl的接触孔ch电连接到底金属层bml，并且可以通过顺序地穿透层间绝缘层ild和栅极绝缘层gi的接触孔ch电连接到第一源区se1。
302.参照图1至图5、图7、图8以及图10a至图10h，执行使用掩模的工艺，以在包括在像素区域pxa的第二区域a2中的发射区域ema中形成绝缘图案insp，并且去除位于堤bnk上的层间绝缘层ild，所述堤位于第二区域a2的非发射区域nema中。
303.绝缘图案insp可以在发射区域ema内位于发光元件ld中的每个的一个表面上(例如，在其第三方向dr3上的上表面上)，并且可以使发光元件ld中的每个的两个端部暴露于外部。绝缘图案insp可以包括与参照图10f描述的层间绝缘层ild相同的材料。
304.参照图1至图5、图7、图8以及图10a至图10i，在非显示区域nda和发射区域ema中形成第四导电层cl4。
305.非显示区域nda的第四导电层cl4可以包括第1-2垫电极pd1_2至第3-2垫电极pd3_2。可以在暴露于外部的第1-1垫电极pd1_1上直接设置第1-2垫电极pd1_2，以使第1-2垫电极pd1_2连接到第1-1垫电极pd1_1。可以在暴露于外部的第2-1垫电极pd2_1上直接设置第2-2垫电极pd2_2，以使第2-2垫电极pd2_2连接到第2-1垫电极pd2_1。可以在暴露于外部的第3-1垫电极pd3_1上直接设置第3-2垫电极pd3_2，以使第3-2垫电极pd3_2连接到第3-1垫电极pd3_1。
306.可以在发射区域ema的缓冲层bfl上设置第一接触电极cne1，并且第一接触电极cne1可以与第一电极el1和发光元件ld中的每个的两个端部中的一个端部叠置。第一接触电极cne1可以连接到暴露于外部的第一电极el1，并且可以连接到发光元件ld中的每个的一个端部。
307.可以在发射区域ema的缓冲层bfl上设置第二接触电极cne2，并且第二接触电极cne2可以与第二电极el2和发光元件ld中的每个的两个端部中的另一端部叠置。第二接触电极cne2可以连接到暴露于外部的第二电极el2，并且可以连接到发光元件ld中的每个的另一端部。
308.参照图1至图5、图7、图8以及图10a至图10j，在第四导电层cl4上形成第一绝缘层ins1，并且在第一绝缘层ins1上形成光阻挡层lbl。
309.第一绝缘层ins1可以仅设置在像素区域pxa的第一区域a1和第二区域a2中，并且可以不设置在非显示区域nda中。因此，作为位于非显示区域nda中的第四导电层cl4的第1-2垫电极pd1_2至第3-2垫电极pd3_2可以暴露于外部。
310.第一绝缘层ins1可以分别设置在与像素区域pxa的第一区域a1中的第四导电层cl4对应的数据线dj、上电极ue、第一电力线pl1和第二电力线pl2、第一连接布线cnl1至第五连接布线cnl5上，以保护第四导电层cl4。
311.另外，第一绝缘层ins1可以设置在与像素区域pxa的第二区域a2中的第四导电层cl4对应的第一接触电极cne1和第二接触电极cne2上，以保护第一接触电极cne1和第二接触电极cne2。
312.光阻挡层lbl可以设置在像素区域pxa的第一区域a1的第一绝缘层ins1上。另外，在像素区域pxa的第二区域a2中，光阻挡层lbl可以设置在除了其中发光元件ld对准以发射光的发射区域ema之外的区域(例如，非发射区域nema)的第一绝缘层ins1上。
313.光阻挡层lbl可以包括防止像素pxl和与其相邻的像素pxl之间的漏光缺陷的光阻挡材料，并且可以包括例如黑矩阵。
314.参照图1至图5、图7、图8以及图10a至图10k，在光阻挡层lbl和第一绝缘层ins1上形成第二绝缘层ins2。
315.接下来，在第二绝缘层ins2上形成包括颜色转换颗粒qd的颜色转换层ccl。颜色转换层ccl可以设置在第二区域a2的第二绝缘层ins2上以与像素区域pxa的发射区域ema对应。
316.随后，在包括颜色转换层ccl的第二绝缘层ins2上形成第三绝缘层ins3。第二绝缘层ins2和第三绝缘层ins3可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘
膜。
317.第二绝缘层ins2和第三绝缘层ins3可以设置在除了非显示区域nda之外的像素区域pxa中。位于非显示区域nda中的第1-2垫电极pd1_2至第3-2垫电极pd3_2可以暴露于外部。暴露于外部的第1-2垫电极pd1_2至第4-2垫电极pd3_2中的每个可以直接连接到用膜上芯片或集成电路实现的驱动器。
318.参照图1至图5、图7、图8以及图10a至图10l，在颜色转换层ccl上的第三绝缘层ins3上形成滤色器cf。滤色器cf可以设置在第三绝缘层ins3的一个区域上以与颜色转换层ccl对应。滤色器cf和颜色转换层ccl可以构造将从发光元件ld发射的光转换为特定颜色的光并选择性地透射光的光转换图案层lcp。
319.参照图1至图5、图7、图8以及图10a至图10m，在第三绝缘层ins3上形成第四绝缘层ins4。第四绝缘层ins4可以仅设置在像素区域pxa中。
320.与其中像素电路部pcl和显示元件部dpl设置在同一基底sub的一个表面上并且显示元件部dpl设置在像素电路部pcl上的传统显示装置相比，在通过上述制造工艺形成的显示装置中，还可以使厚度减小。
321.另外，与其中像素电路部pcl和显示元件部dpl分别通过单独的工艺形成的传统显示装置相比，在通过上述制造工艺形成的显示装置中，通过同一工艺形成包括在像素电路部pcl中的组件和包括在显示元件部dpl中的组件，能够减少掩模的数量，从而简化了制造工艺并降低了制造成本。
322.图11a至图11l顺序地示出了图8中所示的显示装置的另一制造方法的示意性剖视图。
323.在图11a至图11l中，将主要描述与上述实施例的不同之处，以避免与上述实施例的重复描述。在本实施例中，未具体描述的部分遵循上述实施例，并且与上述实施例中相同的附图标记指示相同的组件，并且与上述实施例的附图标记相似的附图标记指示相似的组件。
324.图11a至图11e中所示的显示装置的制造方法可以与图10a至图10e中所示的显示装置的制造方法基本上相同。因此，为了避免重复描述，将省略图11a至图11e的显示装置的制造方法的详细描述。
325.参照图1至图5、图7、图8以及图11a至图11e，在基底sub上形成第一导电层cl1，在第一导电层cl1上形成缓冲层bfl，在缓冲层bfl上形成半导体层scl，在包括半导体层scl的缓冲层bfl上形成栅极绝缘层gi，在栅极绝缘层gi上形成第二导电层cl2。另外，在像素区域pxa的第二区域a2中形成堤bnk。
326.通过向包括在第一导电层cl1中的导电图案cp和第六连接布线cnl6中的每个施加对应的对准信号，在第一导电层cl1中包括的第一电极el1和第二电极el2之间形成电场。在形成了电场的状态下供应发光元件ld之后，使发光元件ld在第一电极el1与第二电极el2之间在缓冲层bfl上对准。
327.参照图1至图5、图7、图8以及图11a至图11f，在将绝缘材料层施加在发光元件ld在其上对准的基底sub上之后，执行使用掩模的工艺来形成包括多个接触孔ch的层间绝缘层ild。
328.通过上述工艺，可以形成分别暴露包括在第一导电层cl1中的底金属层bml的一部
分、第一电极el1的一部分、第二电极el2的一部分和第六连接布线cnl6的一部分的接触孔ch。另外，通过上述工艺，可以形成暴露包括在半导体层scl中的第一源区se1至第三源区se3中的每个的一部分的接触孔ch和暴露包括在半导体层scl中的第一漏区de1至第三漏区de3中的每个的一部分的接触孔ch。
329.另外，通过上述工艺，可以形成分别暴露包括在第二导电层cl2中的扫描线si的一部分、控制线cli的一部分、初始化电力线ipl的一部分以及第一栅电极ge1至第三栅电极ge3中的每个的一部分的接触孔ch。
330.层间绝缘层ild在像素区域pxa的第二区域a2中包括的发射区域ema中形成在发光元件ld中的每个的一个表面(例如，上表面)上。因此，发光元件ld中的每个的两个端部可以暴露于外部。
331.通过上述工艺，可以通过同一工艺形成位于像素区域pxa的第一区域a1中的层间绝缘层ild和位于第二区域a2中的发光元件ld上的层间绝缘层ild。
332.通过去除包括在第一导电层cl1中的导电图案cp的一部分或第一电极el1的一部分，以使导电图案cp和第一电极el1电分离，对应的像素pxl可以通过形成层间绝缘层ild的工艺或者在它之前和之后执行的蚀刻工艺而同与其相邻的像素pxl独立地(或单独地)驱动。
333.参照图1至图5、图7、图8以及图11a至图11g，在层间绝缘层ild上形成第三导电层cl3。
334.第三导电层cl3可以包括第一连接布线cnl1至第五连接布线cnl5、存储电容器cst的上电极ue、数据线dj、第一电力线pl1和第二电力线pl2、第一扇出线fol1至第三扇出线fol3以及第1-1垫电极pd1_1至第3-1垫电极pd3_1。
335.参照图1至图5、图7、图8以及图11a至图11h，在像素区域pxa和非显示区域nda中形成第四导电层cl4。
336.非显示区域nda的第四导电层cl4可以包括第1-2垫电极pd1_2至第3-2垫电极pd3_2。像素区域pxa的第四导电层cl4可以包括位于发射区域ema中的第一接触电极cne1和第二接触电极cne2。
337.参照图1至图5、图7、图8以及图11a至图11i，在第四导电层cl4上形成第一绝缘层ins1，并且在第一绝缘层ins1上形成光阻挡层lbl。
338.第一绝缘层ins1可以仅设置在像素区域pxa的第一区域a1和第二区域a2中，并且可以不设置在非显示区域nda中。
339.光阻挡层lbl可以设置在像素区域pxa的第一区域a1的第一绝缘层ins1上。另外，光阻挡层lbl可以在像素区域pxa的第二区域a2中设置在非发射区域(参照图9中的“nema”)的第一绝缘层ins1上。
340.参照图1至图5、图7、图8以及图11a至图11j，在光阻挡层lbl和第一绝缘层ins1上形成第二绝缘层ins2。
341.接下来，在第二绝缘层ins2上形成包括颜色转换颗粒qd的颜色转换层ccl。颜色转换层ccl可以设置在第二区域a2的第二绝缘层ins2上以与像素区域pxa的发射区域ema对应。
342.在包括颜色转换层ccl的第二绝缘层ins2上形成第三绝缘层ins3。
343.参照图1至图5、图7、图8以及图11a至图11k，在颜色转换层ccl上的第三绝缘层ins3上形成滤色器cf。滤色器cf可以设置在第三绝缘层ins3的一个区域上以与颜色转换层ccl对应。
344.参照图1至图5、图7、图8以及图11a至图11l，在第三绝缘层ins3上形成第四绝缘层ins4。第四绝缘层ins4可以仅设置在像素区域pxa中。
345.虽然已经参照本发明的某些实施例示出并描述了本发明，但是本领域技术人员将理解的是，在不脱离如由所附权利要求及其等同物限定的本发明的精神和范围的情况下，可以在其中在形式和细节上进行各种改变。
346.因此，本公开的技术范围可以由所附权利要求的技术范围确定。