专利名称：光电转换器件与图象读取器件的制作方法
技术领域：
本发明涉及用于传真机、数字复印机、X-射线摄像机或类似装置中的一维或二维光电转换器件和图象读取器件，本发明尤其涉及其元件分隔结构。
至今，采用缩图光学装置和CCD型传感器的阅读系统已用作传真机、数字复印机、X-射线摄像机或类似装置中的阅读系统，但随着以氢化非晶硅为代表的光电转换半导体材料(此后称为a-Si)的开发，一种所谓接触型传感器的新近发展引人注目，其中的光电转换元件和信号处理部分在大面积衬底中形成，并安排它通过一个放大倍数为1的光学系统来阅读信息源上的信息。
图7A-7C是表明在日本公开专利申请号54-146681中披露的一种常规光电转换器件结构的截面图。
图7A表示由两个元件组成的一个阵列的截面，其中标号1标记的是n+型硅衬底，2为高阻n-型层，3是多个p+型层的分隔区，4是电极。如图所示，该器件通常反偏置，负载电阻R1、R2连接于p-型电极4和偏置电源之间。在两个元件间的交界处附近产生的载流子对中，空穴由电场吸引到p+电极3，但其中的某些空穴也由于浓度梯度引起的扩散而流进邻近的元件中，由此而产生串扰。这就不允许元件间的距离减小到几十微米以下。
图7B是另一个常规例子的截面图，其中标识号21标记的是高浓度的n+型硅衬底，22是与衬底导电类型相同的高阻、低浓度n-型硅层，而23、24是其导电类型与n-型层22相反且彼此分隔的多个p+型区，因而形成多个p-n--n+结构的元件(光敏元件)25、26。另外，27指的是一个做得相对较深的高浓度n+区，而28、29则为做得相对较浅的低浓度p-区。
在这种结构的例子中，在n-层22中的点画曲线表示电场。电场的水平分量防止由于接收入射光而在p+型区23、24间的交界处附近产生的载流子对扩散到邻近元件中，因为空穴须经漂移到达已接收入射光的元件25或26的p+电极23或24。靠近交界处n+层27和靠近到衬底21交界处的空穴也由电场的水平分量所分隔。
图7C给出一个将(图7B所示)交界处的n+层27进一步深入到衬底21表面的例子。这样，当部分电场穿过n+层27与衬底相连时，元件的分隔变得更好。
图8是表明作为日本专利公布号64-6547中披露的另一个常规例子的半导体光探测器结构的示意截面图。
在该图中，(例如)在作为衬底的p+型半导体层71上外延生长n-层72，在p+层73与n+层74之间生成p-层70，层70的杂质浓度比n-层72的要高，但不比p+层73的五分之一高。
标号75、76、77表示电极引线，反向偏置Ve通过电极引线75、77加在n+层74与作为衬底的p+层71之间，从而形成各个二极管。
在这样的偏置条件下，水平扩散的载流子(电子)进入n+层74并与之复合掉，从而在阵列结构中得到元件间信号分隔十分完善、串扰非常低的光电二极管。
然而，在形成有多个光敏元件的衬底中，为收集水平扩散空穴(象上述普通例子所述那样)而使其元件的分隔受与衬底相同导电型的半导体区影响的情况下，有待解决的问题是元件间的串扰特性不适当。
另一个问题是从外部电路系统到衬底的注入载流子成为虚假信号而使FPN(固定图形噪声)特性容易蜕化。
本发明的目的之一是实现一种具有象素间串扰特性适当、FPN特性优良的元件分隔结构的光电转换器件。
本发明的另一目的是提供一种光电转换器件，包括第一导电型的半导体衬底；在半导体衬底的一个表面上形成的、且其导电类型与衬底相反的多个第一半导体区；配置在第一半导体区之间的第二半导体区，其导电类型与第一半导体区相同；配置在第一半导体区与第二半导体区之间的第三半导体区，属于第一导电型，其杂质浓度比半导体衬底的要高。
根据本发明，形成导电类型与衬底相反的象素分隔区作为象素间的载流子陷阱，以便俘获无用的载流子，从而可使串扰减小。
此外，第三半导体区可消除寄生双极型晶体管作用。
图1A和图1B是分别表明在本发明第一实施例中的光电转换器结构的示意截面图与平面视图；图2是表明在本发明第二实施例中的光电转换器结构的示意截面图；图3是表明在本发明第三实施例中的光电转换器结构的示意截面图；图4是表明在本发明第四实施例中的光电转换器结构的示意截面图；图5是表明在本发明第五实施例中的光电转换器结构的示意截面图；图6A是表明在本发明第六实施例中的图象读取器结构的电路图。图6B和图6C是它的示意截面图；图7A、7B和7C是表明在几个常规例子中的光电转换器结构的示意截面图；以及图8是表明在另一个常规例子中的光电转换器结构的示意截面图。
图1A和图1B所示表明本发明的光电转换器的一个实施例，其中图1B为示意平面图，而图1B是它的示意截面图。
在该图中，标号100所指为第一导电型的半导体衬底。
标号101所指为在半导体衬底100表面形成的多个第一半导体区，其导电类型与衬底100的相反。
标号102所指为第二半导体区，其导电类型与第一半导体区101相同，并配置在所形成的多个第一半导体区101之间，以及标号103所指为在第一和第二半导体区之间的第三半导体区，属于第一导电型，且其杂质浓度比半导体衬底100的要高。
对于用在本发明中的半导体衬底，其杂质浓度最好在1×1014和1×1016两者(含两者)之间，且最好对衬底进行本征吸气或非本征吸气处理。
第一半导体区101通过第一半导体区101和衬底100间的pn结形成光电二极管作为光电转换元件，其杂质浓度最好在1×1018和1×1021两者(含两者)之间，它的结深Xj1最好在0.1μm和1μm两者(含两者)之间。
第二半导体区102对无用的光生载流子起作电子陷阱的作用，其杂质浓度最好在1×1016和1×1020两者(含两者)之间，它的结深Xj2最好在3μm和10μm两者(含两者)之间。结深Xj2比第一半导体区的要深，且结深Xj2越深，串扰减小作用越大。
另外，第二半导体区102有一个保持其与衬底相同电位或反偏置的电位固定机构。该电位固定机构包括一个与第二半导体区相连的电极或布线。
第三半导体区103起有降低由第一半导体区/衬底/第二半导体区构成的寄生双极型晶体管电流放大倍数β的作用。第三半导体区103的杂质浓度比衬底100的要高。这样确定是使其在外加偏置时相对于第二半导体区102有足够的耐压。它的杂质浓度最好在1×1015和1×1027两者(含两者)之间，它的结深Xj3最好在1μm和10μm两者(含两者)之间，且结深Xj2最好比第一半导体区101的要深。
在第三半导体区103和第一半导体区101之间有一部分半导体衬底100从场绝缘膜露出。如暗电流不可忽略，则可在第三半导体区和第一半导体区之间的整个衬底表面上形成一个其杂质浓度(最好在1×1016和1×1018两者(含两者)之间)比衬底高、而导电类型与衬底相同的杂质区。
可用于本发明的衬底最好从Si、Ge、III-V族化合物、II-VI族化合物以及类似的材料中选择。尤其希望衬底是一块半导体晶片本身或者是一块在半导体晶片上外延生长的Si衬底。在外延生长区导电类型与基衬底的不同的情况下，本发明中所指的衬底导电型即指外延生长区的导电类型。这是因为外延生长区成为光电二极管的阳极或阴极。
显然，可将图1A中的导电型反过来，且限定象素窗口部分的厚绝缘薄膜(场绝缘薄膜)并不是必须的，但有必要时可以形成。
另外，最好装有遮光部件来遮挡第二和第三半导体区。
图1B的例子给出的是一个一维线传感器，但也可以将象素排列成二维矩阵而构成一个面传感器。
图1A和1B没有画出覆盖衬底表面的钝化薄膜以及引线。
〔第一实施例〕按本发明第一实施例的光电转换器件的结构与图1A和1B所示的相同。
在本例中，衬底和各区杂质浓度与结深按如图所示确定衬底100的杂质浓度为1×1015/cm3；第一半导体区101的杂质浓度为1×1020，结深为0.3μm；第二半导体区102的杂质浓度为5×1018/cm3，结深为7μm；第三半导体区103的杂质浓度为5×1016/cm3，结深为4μm。
通过选择性氧化在每个象素分隔区上形成LOCOS区作为厚的绝缘区，再在它上面长一层遮光材料。
图1B是含多个象素的光电转换器件的示意平面图，如图所示，衬底100上的第一半导体区101被第二半导体区102及第三半导体区103所环绕。
铝引线连接到第二半导体区102，而参考电压源与铝线相连，但在图1A的截面图中未画出。在此情况下，参考电压源提供正电压。
将本发明的元件分隔结构用于光电转换器件，在等于400 dpi的象素间距下，邻近象素间的串扰≤0.1％。此外，第三半导体区103可以安装一个电极，以保持103区处于预先设置的参考电位。
〔第二实施例〕图2是表明本发明第二实施例结构的示意截面图。
在该图中，标号100所指为n-型半导体衬底，101所指为p+型的第一半导体区，102所指为p+型的第二半导体区，103所指为n型的第三半导体区。
该实施例的特征是通过IG(本征吸气)在衬底100上形成高晶格缺陷区。这种衬底内部的微缺陷或应变具有将对元件特性产生有害影响的杂质俘获或固定、或将与缺陷产生有关的点缺陷清除的功能。由于这种功能，衬底表面的元件形成区被净化，并在形成元件时不产生缺陷，从而提高元件特性和成品率。此外，该功能与本发明的结构相结合可防止外部电路系统注入到衬底的载流子(它可能会引起虚假信号)扩散到光接收区，从而进一步改善FPN特性。
〔第三实施例〕图3是表明本发明第三实施例结构的示意截面图。
在该图中，标号100所指为p-型半导体衬底，101所指为n+型的第一半导体区，102所指为n+型的第二半导体区，103所指为p型的第三半导体区。
衬底和各区的杂质浓度及结深按如图所示确定。
该实施例的特征是在从第三半导体区与第一半导体区之间的厚绝缘膜露出的部分半导体衬底(尽管暴露部分实际上被一层绝缘薄膜所覆盖)中形成一个杂质区104，其杂质浓度(在1×1016和1×1018两者(含两者)之间)和导电类型与衬底的相同。
在衬底表面产生的暗电流不可忽略的情况下，象本实施例中的这种结构可以适用。
〔第四实施例〕图4是表明本发明第四实施例结构的示意截面图。
在该图中，标号100所指为p-型半导体衬底，101所指为n+型的第一半导体区，102所指为n+型的第二半导体区，103所指为p型的第三半导体区。
该实施例的特征在于含元件的半导体衬底表面是平坦的，没有形成LOCOS区作为象素分隔区上的厚的场绝缘膜。
本发明的象素分隔结构因无需设置这样的区域即可产生足够的象素分隔而降低了串扰。
〔第五实施例〕图5是表明本发明第五实施例结构的示意截面图。
在该图中，标号100所指为p-型半导体衬底，101所指为n+型的第一半导体区，102所指为n型的第二半导体区，103所指为p型的第三半导体区。
衬底和各区的杂质浓度及结深按如图所示确定。
该实施例的特征是第三半导体区的结深Xj3比第二半导体区的Xj2更大或更深。
这种结构同样也可实现足够的象素分隔而使串扰降低。
〔第六实施例〕图6A-6C所示表明按本发明第六实施例的光电转换元件的结构。
图6A是表明一个三象素元件的电路图。标号60所指为光敏光电二极管，61是用于传感器复位的MOS晶体管，62和63均为MOS晶体管，形成源极跟随放大器。当每个晶体管61、62、63断开时，光生载流子空穴在光电二极管60的阳极中积累。经晶体管62放大的光信号输出到输出线OUT1-OUT3。此后，晶体管61、63导通，使光电二极管60和晶体管62复位到起始状态。这种工作程序反复进行。
在图6B中，与上述实施例相似，标号100所指为衬底，101所指为第一半导体区，102所指为第二半导体区，103所指为第三半导体区。
图6A是表明按图6B所示本发明象素分隔结构排列多个象素形成的线传感器或面传感器的电路图。作为光电转换元件的光电二极管置于由象素分隔结构所环绕的每个象素中。
图6C表明图6A的一个象素部分的示意截面结构。然而，略去了复位晶体管61。
将一个包括连到各输出线OUT1-OUT3的信号处理电路的IC芯片与一个用来照明待读取的初始传输图象的光源相结合即构成一个图象读取器。
如上所述，本发明关于在象素间形成其导电类型与衬底相反的象素分隔区，作为俘获无用载流子的载流子陷阱，从而降低串扰。
第三半导体区可消除寄生双极型晶体管作用。
因此，本发明可实现具有象素间串扰特性足够和FPN特性优良的元件分隔结构的光电转换器件。
权利要求
1.一种光电转换器件，包括第一导电型的半导体衬底；在所述半导体衬底的一个表面上形成的多个第一半导体区，其导电类型与所述衬底的相反；配置在所形成的所述多个第一半导体区之间的第二半导体区，其导电类型与所述第一半导体区的相同；以及配置在所述第一和第二半导体区之间的第三半导体区，属于第一导电型，其杂质浓度比所述半导体衬底的要高。
2.按权利要求1之光电转换器件，其中所述第二半导体区的电位固定在与所述衬底相同的电位，或与所述衬底反偏置的电位。
3.按权利要求1之光电转换器件，其中所述第一半导体区被所述第二半导体区和第三半导体区所环绕。
4.按权利要求1之光电转换器件，其中所述第一半导体区的结深Xj1和所述第二半导体区的结深Xj2的关系为Xj1＜Xj2。
5.按权利要求1之光电转换器件，其中所述衬底有高晶格缺陷区。
6.按权利要求1之光电转换器件，其中在所述第三半导体区和所述第一半导体区之间的整个所述衬底表面形成一个杂质区，其杂质浓度比所述衬底的高，其导电类型与所述衬底的相同。
7.按权利要求1之光电转换器件，其中形成元件的半导体衬底表面是平坦的表面。
8.按权利要求1之光电转换器件，其中所述第一半导体区的结深Xj1、所述第二半导体区的结深Xj2和所述第三半导体区的结深Xj3的关系为Xj1＜Xj2及Xj3＞Xj2。
9.一种图象读取器件，其中将按权利要求1-8的任何一项所提出的多个光电转换器件排列成一维或二维阵列即构成扫描装置。
10.按权利要求3之器件，对由所述第二和第三半导体区环绕区域外的每个第一半导体区有一个放大晶体管。
11.按权利要求10之器件，还包含一个在所述区域外的复位晶体管。
12.按权利要求3之器件，包括许多电路，每个电路都包括一个光电转换器件，光电转换元件的阴极或阳极就是所述第一半导体区；一个用来将所述元件的输出放大的晶体管；一个用来使所述晶体管输出线复位的第一复位晶体管；以及用来使所述元件的阳极或阴极复位的第二复位晶体管，其中所述电路构成阵列。
13.按权利要求12之器件，其中所述放大晶体管和所述第一与第二复位晶体管均为MOS晶体管。
14.一种图象读取器件，包括权利要求1所述的器件和用来照明初始图象的光源。
全文摘要
一种光电转换器件，包括第一导电型的半导体衬底；在半导体衬底的一个表面上形成的多个第一半导体区，其导电类型与衬底的相反；配置在所形成的多个第一半导体区之间的第二半导体区，其导电类型与第一半导体区的相同；以及配置在第一和第二半导体区之间的第三半导体区，属于第一导电型，其杂质浓度比半导体衬底的要高，由于形成了导电类型与衬底相反的象素分隔区作为象素间的载流子陷阱，以便俘获无用的载流子，从而减小了串扰。
文档编号H01L31/10GK1165406SQ9710104
公开日1997年11月19日 申请日期1997年1月22日 优先权日1996年1月22日
发明者小塚开, 须川成利 申请人:佳能株式会社