专利名称：具有低电阻区的半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，更确切地说，涉及具有在化合物半导体衬底上形成的低电阻电阻器的半导体器件及其制造方法。
通常，在化合物半导体衬底上形成电阻器的方法已知有四种。第一个例子是如
图1所示的离子注入。在该方法中，Si被离子注入到例如砷化镓(GaAs)衬底9中，以形成电阻层10。此电阻层是在约为100kev的加速能及约0.5到3.0×10-13(cm-2)的剂量下，通过离子注入Si，然后在约800℃的温度对GaAs衬底9退火形成的。在图1中，参考标记11表示用于形成电阻层10的光刻胶图形。
在第二个例子中，所用的是如图2所示的薄膜电阻器。当薄膜电阻器14用作电阻器时，镍-铬(Ni-Cr)、氮化钨硅(WSiN)，或类似物均可用作此薄膜电阻器14的材料。在图2中，参考标记12和13表示SiO2膜，标记15表示与薄膜电阻器14电连接的金属互连层。
第三个例子是日本未审查专利公开No.8-125123，其互连用激光光束部分地转换为合金，如图3所示。具有如Ti/Au/Ti的Ti和Au层结构的金属互连16用作互连。激光光束局部地照射金属互连16的预定区域上，并在约450℃进行退火，由此形成Ti-Au合金互连17。此时，Ti-Au合金互连17具有比未退火的金属互连16的电阻率高的互连电阻率，因此可用作电阻层。
在第四个例子中，TiAu合金互连用来作金属互连的一部分，如图4所示。这种情况下，在没有Ti/Au两层结构的金属互连18中形成开口部分。在该开口部分形成具有Ti/Au两层结构的金属互连，并对整个半导体衬底退火，从而形成TiAu合金互连19。此时，TiAu合金互连19具有比没有TiAu两层结构的金属互连18的电阻率高的电阻率，并用作电阻互连。
上述现有技术具有如下问题。第一个问题，在用离子注入形成电阻层10时，如图1所示，几欧姆到几十欧姆的电阻层10的电阻值会变化很大且再现性差。其原因如下。在GaAs衬上形成低电阻层时，需要大剂量离子注入杂质，因此，在退火中这些杂质不能稳定地激活。
第二个问题，在薄膜电阻14用作电阻时，如图2所示，或在互连用激光光束部分地转换为合金时，如图3所示，其制造成本增加。原因如下，在把薄膜电阻器14用作电阻器时，因为该薄膜电阻器14一般具有高熔点，所以必须新引进沉积装置或溅镀装置以专门用于形成该薄膜电阻器14。在用激光光束将互连部分地转换为合金时，该互连必须在几平方微米的单元内部分退火，所以必须新引进专用激光器装置。
第三个问题，在用离子注入形成电阻层10时，如图1所示，或在薄膜电阻器14用作电阻器时，如图2所示，根据电阻率，需要大的面积。这是因为，用上述任何一种方法形成的电阻器都需要低电阻部分的面积。另外，由于必须形成用于连接电阻部分和互连部分的接触部分(contact)，因此在设计中，就应考虑用于接触部分的尺度限制(dimensionalmargin)，而且电阻部分需要额外的面积。
第四个问题，在用离子注入形成电阻层10时，如图1所示，或在薄膜电阻器14用作电阻器时如图2所示，电阻值后来几乎不再改变。这是因为，由于电阻层10或薄膜电阻器144是在互连形成工艺之前形成的，因此后来的工艺的布置必须改变以改变电阻值。
第五个问题，如图1-4所示的一般低电阻形成技术，其批量成品率差。原因如下。在如图1-4所示的低电阻形成技术中，形成电阻器的部分即图1中的电阻层10、图2中的薄膜电阻器144和图4中的合金互连19，是在没有任何电阻的情况下独立地形成互连的，这就导致工艺可靠性和工艺产量下降。另外，在用激光光束将互连部分地转换为合金时，如图3所示，其工艺处理时间随着退火面积或退火部分的数量的增加而成正比增加。
本发明已考虑上述现有技术的情况，因而本发明的目的是提供解决上述第一至第五个问题的半导体器件及其制造方法，以高的再现性在化合物半导体衬底的较小面积上形成几欧姆到几十欧姆的低电阻，并且能很容易改变电阻值。
为达到上述目的，根据本发明的第一方案，所提供的半导体器件包括半导体衬底，形成在半导体衬底上的具有低电阻的第一导电层，和形成在第一导电层上的第二导电层，其特征在于，第二导电层部分地具有使第二导电层在平面上不连续的开口部分，由第一导电层构成的并具有所要求的平面图形的低电阻区形成在开口部分中。
根据本发明的第二方案所提供的半导体器件，其特征在于，第一方案的半导体衬底包括化合物半导体衬底。
根据本发明的第三方案所提供的半导体器件，其特征在于，第一方案的第一导电层直接形成在半导体衬底上。
根据本发明的第四方案所提供的半导体器件，其特征在于，第一方案的第一导电层经绝缘膜形成在半导体衬底上。
根据本发明的第五方案所提供的半导体器件，其特征在于，第一方案的第二导电层包括金属互连层。
根据本发明的第六方案所提供的半导体器件，其特征在于，第一方案的第一导电层包括一单金属层。
根据本发明的第七方案所提供的半导体器件，其特征在于，第一方案的第一导电层包括多金属层的多层膜。
根据本发明的第八方案所提供的半导体器件，其特征在于，第一方案的第一和第二导电层作为具有相同宽度的互连图形形成，第一导电膜在第二导电层的开口部分具有所要求的宽度。
根据本发明的第九方案所提供的半导体器件，其特征在于，第五方案的金属互连层包括选择地形成在第一导电层上的金属镀层。
根据本发明的第十方案提供了一种制造半导体器件的方法，包括下列步骤在半导体衬底上形成具有低电阻的第一导电层；在第一导电层上形成具有所要求图形的第一掩模；用所述第一掩模通过金属电镀形成相应于所述第一掩模的并在所述第一导电层上具有开口部分的第二导电层；在包括第二导电层的开口部分的区域内形成第二掩模，用第二导电层和第二掩模腐蚀第一导电层。
根据本发明的第十一方案，所提供的制造半导体器件的方法，其特征在于，第十方案第一导电层的形成步骤是直接在半导体衬底上进行的。
根据本发明的第十二方案，所提供的制造半导体器件的方法，其特征在于，第十方案第一导电层的形成步骤是经绝缘膜在半导体衬底上进行的。
显然，从上述根据本发明的半导体器件及其制造方法任一方案，均可得到下列效果。
第一个效果是，能以高的再现性形成电阻区。这是因为，在形成低电阻区时，金属工艺精确度比离子注入的激活率更容易控制。另外，由于省去了用于连接低电阻区和互连的接触部分，因此没有寄生电阻形成在此接触部分。
第二个效果是，低电阻区的面积即芯片面积减少了。这就消除了用于连接电阻区和互连区的接触区，并且不需设置此接触和尺度边限。
第三个效果是，低电阻的设计很容易改变。这就允许形成低电阻区的工艺在互连工艺之后进行，就能在低电阻形成之前，预先制造该半导体器件。而且，由于电阻值的变化而引起的光刻掩模变化减至最小。
第四个效果是，产量和批量成品率提高了。这是因为，由于能简化形成低电阻的工艺，并可省去用于连接低电阻区和互连的接触，因此缩短了工艺，从而使引起工艺故障的因素例如接触不良减少了。
参照下面的详细说明和根据本发明的原理表述优选实施例的附图，本领域普通技术人员很容易理解本发明的上述及其它优点，特点和其它目的。
图1-4分别表示第一到第四现有技术的剖面图；图5A和5B分别表示本发明的实施例的平面图和剖面图；及图6A-6F表示本发明的半导体器件的制造步骤透视图。
下面参照附图详细描述本发明的优选实施例。
图5A和5B表示本发明的优选实施例。图5A是平面图，图5B是剖面图。GaAs、AcgaAs或InP的化合物半导体衬底用作衬底1。SiN或SiO2的绝缘膜形成在半导体衬底1上。注意，绝缘膜2可省去。接着在绝缘膜2上顺序形成导电层3和4。导电层3是具有预定宽度的拉长的平面形，其纵向的中间部分较宽，形成为低电阻层。导电层3是由具有低电阻层所需电阻率的金属制成，即由Ti或TiN的单金属层，或者Ti-Pt或Ti-Au的多层膜制成。导电层4是与作为金属互连层的导电层3相同宽度的拉长平面形，并且是通过电镀低电阻率的高导电性金属例如Au、Ag或Cu形成的。去掉与导电层3宽的中间部分相应的导电层4的中间部分，以形成开口部分5，并在该开口部分中形成对应于导电层3的低电阻区。
下面参照图6A-6F描述如图5A和5B所示的电阻器的制造方法。首先，如图6A所示，半导体衬底1是通过晶体生长例如LEC或斜向法(oblique method)从GaAs或InP上形成的并具有几百μm厚度的半导体衬底，或者是通过例如MBE或MOVPE晶体生长在此半导体衬底上生长InGaAs或AlGaAs形成的半导体衬底。作为绝缘膜2，具有任意厚度的SiO2膜或SiN膜，通过PCVD或PCVD的绝缘膜形成技术形成在半导体衬底上。
其次，如图6B所示，Ti或Pt的单金属层，Ti/Pt或Ti/Pt/Ti的多层金属膜，或者Au-Ge或W-Si的合金金属层通过例如溅镀、沉积或电镀的金属化技术形成在绝缘膜2上，作为导电层3。如图6c所示，导电层3除互连形成部分以外均用由光刻胶或聚酰亚胺组成的有机绝缘膜7以光刻技术涂层，由此形成掩模。
如图6D所示，衬底1放入电解槽内，用有机绝缘膜7作为掩模通过选择性电镀以在导电层3上生长厚度为几μm的Au、Ag或Cu镀膜。完成电镀后，去掉有机绝缘膜7。经过这样处理，就形成了与有机绝缘膜7的图形相应的具有开口部分的导电层4。然后，如图6E所示，包含导电层4的开口部分的导电层3用由光刻胶或聚酰亚胺组成的绝缘膜8通过光刻技术选择性地涂层。如图6F所示，通过用导电层4和有机绝缘膜8作为掩模，用干腐蚀例如离子铣(milling)或者用无机或有机溶剂湿腐蚀对导电层3进行腐蚀。然后，去掉有机绝缘膜8，得到如图1所示的结构。
根据为形成低电阻区而进行的如此设置，通过使用掩模进行腐蚀就形成了低电阻导电层3。金属工艺精确度地离子注入的激活率更容易控制。另外，由于连接低阻区和互连的接触部分是作为导电层3和4的直接接触结构形成的，而且在该部分没有形成寄生电阻，因此该电阻区能以高的再现性形成。此时，没有用于连接电阻区和互连区的接触区需要保证。由于消除了接触和尺度边限，因此减少了低电阻区的面积，也因而芯片面积减少了。而且简化了形成接触的工艺，此工艺过程缩短了，因而，引起工艺故障的因素例如接触不良减少了，结果使产量和批量成品率提高。另外，形成低电阻区的工艺是在互连形成工艺之后进行的。这就使半导体器件的制造可以在低电阻形成之前预先进行。还有，因为由电阻值的变化引起的光刻掩模的变化减至最小，所以低电阻区的设计就很容易改变。
参照图5A和5B，半导体衬底1是厚度为100μm的GaAs衬底。在此半导体衬底1上的绝缘膜2是从厚度为2000埃的SiO2形成的。绝缘膜2上的导电层3是作为每层厚度为1000埃的Ti和Pt两层膜生长的。导电层4是厚度为3μm的Au制成的。
下面说明此制造方法的实施例。参照图6A-6C，半导体衬底1是通过LEC形成的厚度为100μm的GaAs衬底。厚度为2000埃的SiO2膜是作为绝缘膜2用LPCVD形成在半导体衬底1上的。然后，Ti和Pt两层膜作为导电层3形成在作为绝缘膜2的SiO2膜上。下面是形成Ti和Pt两层膜的方法。首先，用溅镀装置形成厚度为1000埃的Ti膜，然后再用该溅镀装置形成厚度为1000埃的Pt膜、导电层3除互连形成部分外均通过光刻技术用保护膜7涂层。
参照图6D-6F作为导电层4的Au镀膜用电解槽生长3μm。低电阻形成部分通过光刻技术用保护膜8涂层。然后，用Au镀膜和保护膜作为掩模，通过离子铣装置去掉Ti/Pt膜，再去掉保护膜8。
权利要求
1.一种半导体器件，包括半导体衬底；具有低电阻并形成在所述半导体衬底上的第一导电层；及形成在所述第一导电层上的第二导电层；其特征在于，所述第二导电层部分地具有开口部分，在该开口部分，所述第二导电层在平面上是不连续的，由所述第一导电层构成的并具有所要求的平面图形的低电阻区形成在该开口部分中。
2.如权利要求1的器件，其特征在于，所述半导体衬底包括化合物半导体衬底。
3.如权利要求1的器件，其特征在于，所述第一导电层直接形成在所述半导体衬底上。
4.如权利要求1的器件，其特征在于，所述第一导电层经绝缘膜形成在所述半导体衬底上。
5.如权利要求1的器件，其特征在于，所述第二导电层包括一金属互连层。
6.如权利要求1的器件，其特征在于，所述第一导电层包括一单金属层。
7.如权利要求1的器件，其特征在于，所述第一导电层包括多金属层的多层膜。
8.如权利要求1的器件，其特征在于，所述第一和第二导电层形成为具有相同宽度的互连图形，并且所述第一导电层在所述第二导电层的开口部分具有所要求的宽度。
9.如权利要求5的器件，其特征在于，所述金属互连层包括选择地形成在所述第一导电层上的金属镀层。
10.一种制造半导体器件的方法，包括如下步骤在半导体衬底上形成具有低电阻的第一导电层；在所述第一导电层上形成具有所要求图形的第一掩模；用所述第一掩模通过金属电镀形成相应于所述第一掩模的并在所述第一导电层上具有开口部分的第二导电层；在包括所述第二导电层开口部分的区域内形成第二掩模；及用所述第二导电层和所述第二掩模腐蚀所述第一导电层。
11.如权利要求10的方法，其特征在于，第一导电层的形成步骤是直接在所述半导体衬底上进行的。
12.如权利要求10的方法，其特征在于，第一导电层的形成步骤是经形成在所述半导体衬底上的绝缘膜进行的。
全文摘要
一种半导体器件,在直接或经绝缘膜形成在半导体衬底上的低电阻导电层和形成在该导电层上的金属互连层之间具有低电阻区。此金属互连层部分地具有开口部分,在该开口部分,该层在平面上不连续,并且所形成的低电阻导电层在此开口部分具有所要求的平面图形。此金属互连层是用电镀形成的,所以该低电阻区的再现性提高了。另外,由于金属互连层和低电阻区是叠加起来的,因此省去了它们之间的接触,从而减少了面积和制造步骤。
文档编号H01L21/82GK1192584SQ98100440
公开日1998年9月9日 申请日期1998年2月19日 优先权日1997年2月20日
发明者仓本和典 申请人:日本电气株式会社