芯片封装结构及制程的制作方法
【技术领域】
[0001]本发明是有关于一种芯片封装结构及制程，尤其是利用具有功能性的一层或多层原子沈积层取代注模的芯片封装方式，藉以达到更轻薄短小、简化处理工序、降低处理成本、方便生产，提高良率，并可依需要而加强比如防制EM1、加强散热、重新布局(RDL)、抗反射、抗紫外光(UV)、红外光截止(IRCut)等功能。
【背景技术】
[0002]随着半导体技术的进步，集成电路(Integrated Circuit, IC)的功能愈加强大，不仅电路密度愈高，耗电量也愈大，使得如何加强散热效率、提高抗电磁干扰(Electromagnetic Interference, EMI)的能力、改善电气传导性能都变得更加重要，因而引发封装技术的不断演进，用以安置、固定、密封半导体芯片(Chip)，方便应用于印刷电路板(Printed Circuit Board,PCB)或其它电路基板、载板,进而提供保护作用，强化导热、防止芯片过热而影响电气性能或失效，以符合上述实务上的需求。
[0003]在现有技术中，封装技术可包括双排直立式封装(Dual In-line Package、DIP)、四方平面包封装(Quad Flat Package, QFP)、薄型小尺寸封装(Thin Small OutlinePackage, TSOP)、球格阵列封装(Ball Grid Array, BGA)等等,主要是使用由塑料材料构成的封装体以注模(Mold Filling)方式包覆芯片，提供电气绝缘保护及散热，同时利用接脚电气连接至芯片的连接端口以实现电气信号传导。接脚数少的芯片可使用DIP封装，其中接脚是配置于二侧边，一般接脚数最多为数十个，而QFP封装是将接脚配置于四边，所以接脚数更多，可达256。但是对于数百个接脚以上的芯片，则需使用BGA封装，因为是以锡球当作接脚，并且以阵列方式配置于载板的底面。
[0004]然而，对于讲求外观更加轻、薄、短、小，且功能更复杂、强大的手机、移动式或手持式电子装置的应用领域而言，BGA封装的载板面积相当大，且焊球需一定的面积，使得整体封装尺寸无法进一步缩小，驱使业界开发出封装尺寸更加短小的芯片级封装(Chip ScalePackage, CSP)，通常封装尺寸只大于原有芯片的20%。
[0005]但是，上述现有技术的缺点在于，不论是DIP封装、QFP封装、BGA封装、CSP封装，都是先将芯片置于模具中，再注入封装材料包围芯片，并经加热熟化而形成封装体，使得最后产品的纵向高度(厚度)及横向大小(面积)会因模具成形的限制，比如封装材料的流动性、封装体的机械强度，而无法再缩小。
[0006]此外，对于具有透光功能的芯片，比如光学影像芯片，还需要额外的工序，一次加装一片玻璃元件，而且在加装过程中，很容易导致芯片被污染或整体结构发生对位偏移等的问题。
[0007]因此，很需要一种芯片封装结构及制程，不需注模形成封装体，而是直接利用一层或多层具有功能性的原子沈积层，取代注模的覆盖芯片封装方式，使封装体达到更轻薄短小，并简化处理工序、降低处理成本、方便生产，提高良率，尤其可依需要加强防制EM1、散热，重新布局、抗反射、抗紫外光、红外光截止等等功能，藉以有效解决上述现有技术的问题。
【发明内容】
[0008]本发明的主要目的在于提供一种芯片封装结构，包括芯片以及奈米沈积层，其中芯片具有电气线路、感光区以及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而奈米沈积层是覆盖感光区的表面，并曝露出电气连接垫。
[0009]感光区具有感光功能，而电气连接垫是连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言，感光区可配置于芯片的中央区域，而电气连接垫可位于芯片的外缘周边，围绕感光区的外缘。
[0010]奈米沈积层具有电气绝缘性以及透光性，可由氧化物、硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂构成。
[0011]本发明的另一目的在于提供一种芯片封装结构，包括芯片、奈米沈积层、线路层以及多个连接凸块，其中线路层的部分下表面覆盖奈米沈积层的外缘，线路层的其余下表面接触芯片，并电气连接至电气连接垫。连接凸块是配置于线路层的上表面，可连接外部电路或电气元件。因此，连接凸块的主要目的是提供较大连接面积，延伸电气连接垫的连接功能，方便连接外部电路或电气元件。
[0012]本发明的另一目的在于提供一种芯片封装结构，包括芯片、奈米沈积层、线路层、多个连接凸块以及至少一电子元件，且芯片为集成电路(IC)半导体芯片，具有电气线路以及多个电气连接垫，而奈米沈积层可具有透光性或不透光性。奈米沈积层覆盖芯片的部分表面，且未覆盖电气连接垫。线路层具有电路图案，并覆盖奈米沈积层以及芯片而接触到电气连接垫，连接凸块是配置于线路层上。
[0013]因此，电气连接垫电气连接至连接凸块，且在线路层的电路图案上安置电子元件，比如表面黏着元件(SMD)，包含被动RC元件。所以，奈米沈积层可直接当作承载电子元件的基板，简化整体结构。
[0014]本发明的又一目的在于提供一种芯片封装制程，包括:清洗晶圆上的多个芯片，且每个芯片具有感光区及多个电气连接垫；在芯片上形成奈米沈积层，包覆除电气连接垫以外的表面区域，并覆盖感光区；以及切刻晶圆以分离芯片，形成具有芯片以及奈米沈积层的芯片级(Chip Scale Package, CSP)封装体。
[0015]本发明的另一目的在于提供一种芯片封装制程，包括:清洗晶圆上的多个芯片，且每个芯片具有感光区及多个电气连接垫；在芯片上形成奈米沈积层，覆盖芯片的感光区；形成线路层，覆盖芯片的外缘；形成连接凸块，安置于线路层上；以及切刻晶圆以分离芯片，形成具有芯片、奈米沈积层、线路层以及多个连接凸块的芯片级封装体。
[0016]本发明的另一目的在于提供一种芯片封装制程，包括:清洗晶圆上的多个芯片，且每个芯片具有感光区及多个电气连接垫；在芯片上形成奈米沈积层，覆盖芯片的感光区；形成线路层及连接凸块，且线路层覆盖芯片的外缘，而连接凸块是配置于线路层上；贴附电子元件于线路层上而连接凸块；以及切刻晶圆以分离芯片，形成具有芯片、奈米沈积层、线路层、多个连接凸块以及电子元件的芯片级封装体。
[0017]本发明是以奈米沈积层包覆方式取代传统注模的封装方式，可大幅缩小封装大小，实现真正的芯片级尺寸的封装方式。此外，还可利用屏蔽和不同奈米沈积材料，以多次沈积方式达到透光、防水、防EMI的目的。
【附图说明】
[0018]图1为显示依据本发明第一实例的芯片封装结构的示意图；
[0019]图2为图1的芯片封装结构的上视图；
[0020]图3为显示本发明芯片封装结构的应用实例示意图；
[0021]图4为显示依据本发明第二实例的芯片封装结构的示意图；
[0022]图5为显示依据本发明第三实例的芯片封装结构的示意图；
[0023]图6为显示本发明芯片封装制程的操作流程图；
[0024]图7为显示本发明另一芯片封装制程的操作流程图；
[0025]图8为显示本发明再一芯片封装制程的操作流程图。
[0026]其中，附图标记说明如下:
[0027]10 芯片
[0028]11感光区
[0029]14 电气连接垫
[0030]20奈米沈积层
[0031]30 电路板
[0032]31连接焊点