，主要是在奈米沈积层以及芯片上形成线路层，用以覆盖奈米沈积层的外缘并接触到电气连接垫，完成线路的布置。接着进行步骤S24，在线路层上形成多个连接凸块，用以连接外部电路或电气元件。
[0058]此外，请参考图8，本发明芯片封装制程的操作流程图包括依序进行的步骤S10、S20、S26、S28以及S30，其中步骤S10、S20以及S30如同图6的芯片封装制程，不过本实施例的芯片不包含感光芯片，亦即不具有感光区，其余技术特征相类似，因而不再赘述。
[0059]与图6的制程之间的差异在于，图8的芯片封装制程额外包含步骤S26以及S28。具体而言，在步骤S26中形成线路层及多个连接凸块，且线路层覆盖奈米沈积层的外缘并接触到电气连接垫，而连接凸块是在线路层上形成。接着，在步骤S28中，利用表面黏着技术(Surface Mount Technology, SMT)将表面黏着元件(SMD)的电子元件，比如被动RC元件，平贴焊接至连接凸块，形成所需电路。
[0060]综上所述，本发明的主要特点在于利用奈米沈积方式取代注模制程，直接将奈米沈积层包覆芯片，提供电气绝缘及隔绝保护作用，使得封装尺寸可大幅缩减，能达到只比芯片大数百(250nm)奈米的真正芯片级封装(CSP)尺寸，尤其是封装厚度只有芯片本身厚度加上奈米沈积层厚度而已，进而实现透光、防水、防电磁干扰(EMI)的功能。因此，本发明具有制程更简易、良率更高，且成本更低的效果，确实具有产业利用性。
[0061]以上所述仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制。因此，凡有在相同的发明精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。
【主权项】
1.一种芯片封装结构，其特征在于，包括: 一芯片，为一光学感测芯片，具有一电气线路、一感光区以及多个电气连接垫，且该感光区及该电气连接垫是配置于该芯片的一上表面，其中该感光区具有感光功能，而该电气连接垫用以连接外部电路或电气元件；以及 一奈米沈积层，具有电气绝缘性以及透光性，覆盖该感光区，并曝露出该电气连接垫，且该奈米沈积层是由透光性的疏水性塑料材料构成。
2.如权利要求1所述的芯片封装结构，其特征在于，该感光区配置于该芯片的中央区域，而该电气连接垫是位于该芯片的外缘周边，且该塑料材料包含氧化物(Oxide)、硅胶(silicone)、酹醒树脂(Phenolic)、聚碳酸酯(polycarbonate)、压克力树脂(acrylicresin)、聚亚酰胺树脂(Polyimide)、聚四氟乙烯(Polytetrafluorethylene)、BT 树脂(Bismaleimide Triazine)或环氧树月旨(Epoxy)。
3.如权利要求1所述的芯片封装结构，其特征在于，该感光区的表面设置多个微透镜，且该奈米沈积层具有低反射性，当作一抗反射层，而该奈米沈积层的厚度为120至260nm。
4.如权利要求1所述的芯片封装结构，其特征在于，进一步包括: 一线路层，为具有一电路图案的一金属导电层，且该线路层的部分下表面覆盖该奈米沈积层的外缘，而该线路层的其余下表面接触该芯片，并电气连接至该电气连接垫；以及多个连接凸块，是配置于该线路层的上表面，用以连接该外部电路或该电气元件。
5.一种芯片封装结构，其特征在于，包括: 一芯片，为集成电路(IC)半导体芯片，具有一电气线路以及多个电气连接垫，且该电气连接垫是配置于该芯片的一上表面，其中用以连接外部电路或电气元件； 一奈米沈积层，具有透光性或不透光性，覆盖该芯片的部分表面，并曝露出该电气连接垫，且该奈米沈积层具有电气绝缘性，并由疏水性塑料材料构成； 一线路层，为具有一电路图案的一金属导电层，且该线路层的部分下表面覆盖该奈米沈积层的外缘，而该线路层的其余下表面接触该芯片，并电气连接至该电气连接垫； 多个连接凸块，是配置于该线路层的上表面，用以连接该外部电路或该电气元件；以及 至少一电子元件，为表面黏着元件(SMD)，是安置于该线路层的电路图案上。
6.如权利要求5所述的芯片封装结构，其特征在于，该塑料材料包含氧化物、硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂。
7.—种芯片封装制程，其特征在于，包括: 一清洗步骤，清洗一晶圆上的多个芯片，且每个芯片具有一电气线路、一感光区以及多个电气连接垫，其中该感光区及该电气连接垫是配置于该芯片的上表面； 一奈米沈积层形成步骤，利用化学气相沈积(CVD)方式，或旋转涂布及熟化处理方式，在每个芯片的表面上形成一奈米沈积层，覆盖该感光区并曝露出该电气连接垫，且该奈米沈积层具有电气绝缘性以及透光性；以及一切割步骤，切刻该晶圆以分离每个芯片。
8.如权利要求7所述的芯片封装制程，其特征在于，该芯片为一集成电路半导体芯片，该电气连接垫是位于该芯片的外缘周边，且该塑料材料包含氧化物、硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂。
9.如权利要求7所述的芯片封装制程，其特征在于，进一步在该奈米沈积层形成步骤后包括: 一线路层形成步骤，在该奈米沈积层以及该芯片上形成一线路层，用以覆盖该奈米沈积层的外缘并接触到该电气连接垫；以及 一连接凸块形成步骤，在该线路层上形成多个连接凸块，用以连接该外部电路或该电气元件。
10.一种芯片封装制程，其特征在于，包括: 一清洗步骤，清洗一晶圆上的多个芯片，且每个芯片具有一电气线路以及多个电气连接垫，其中该电气连接垫是配置于该芯片的上表面； 一奈米沈积层形成步骤，利用化学气相沈积方式，或旋转涂布及熟化处理方式，在每个芯片的表面上形成一奈米沈积层，并曝露出该电气连接垫，且该奈米沈积层具有电气绝缘性；以及 一切割步骤，切刻该晶圆以分离每个芯片。
11.如权利要求10所述的芯片封装制程，其特征在于，该芯片为一光学感测芯片，该感光区配置于该芯片的中央区域，而该电气连接垫是位于该芯片的外缘周边，且该塑料材料包含氧化物、硅胶、酚醛树脂、聚碳酸酯、压克力树脂、聚亚酰胺树脂、聚四氟乙烯、BT树脂或环氧树脂。
12.如权利要求10所述的芯片封装制程,其特征在于,进一步在该奈米沈积层形成步骤后包括: 一形成线路层及连接凸块步骤，在该奈米沈积层上形成一线路层，用以覆盖该奈米沈积层的外缘并接触到该电气连接垫，且在该线路层上形成多个连接凸块；以及 一电子元件连接步骤，利用表面黏着技术(Surface Mount Technology, SMT),将至少一表面黏着元件的电子元件，平贴焊接至该连接凸块。
【专利摘要】本发明揭示一种芯片封装结构及制程，该结构包括芯片及奈米沈积层，芯片具有电气线路、感光区以及多个电气连接垫，且感光区及电气连接垫是配置于芯片的上表面，而奈米沈积层是覆盖感光区的表面，并曝露出电气连接垫。感光区具有感光功能，电气连接垫是连接电气线路，提供连接外部电路或电气元件。奈米沈积层具有电气绝缘性以及透光性，提供电气绝缘及隔绝保护作用。该制程包括清洗芯片；形成奈米沈积层；以及切刻晶圆以分离芯片。本发明直接利用奈米沈积层包覆方式取代注模，可简化处理工序、降低处理成本、方便生产，进一步缩小封装尺寸。
【IPC分类】H01L21-56, H01L23-29
【公开号】CN104576552
【申请号】CN201310481670
【发明人】林登炎
【申请人】林登炎
【公开日】2015年4月29日
【申请日】2013年10月15日