半导体封装件及其制造方法
【专利说明】 半导体封装件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年10月22日提交的韩国专利申请N0.10-2013-0126140的优先权，该申请的全文以引用方式并入本文中。
【背景技术】
[0003]随着电子工业的发展，对更高性能、更快速度和更小尺寸(紧凑)的电子元件的需求增加。随着这种趋势，当前的半导体封装技术之一是将多个存储器芯片叠堆(例如，安装)在单个封装件衬底上。然而，如果叠堆存储器芯片，则包括叠堆的存储器芯片的所得半导体封装件的输入电容增大，从而导致速度减小。另外，对各个存储器芯片连续重复的裸晶接合工艺和引线接合工艺趋于使得整体工艺复杂。
【发明内容】
[0004]至少一些示例实施例提供了半导体封装件和/或其制造方法。
[0005]一种根据示例实施例的半导体封装件包括:封装件衬底；第一半导体芯片，其位于封装件衬底的中心区，第一半导体芯片包括具有外围电路的外围电路区；以及第二半导体芯片，其在封装件衬底上并且叠堆在第一半导体芯片的两侧，第二半导体芯片的每一个包括其中设置有存储器单元的单元阵列区，第一半导体芯片中的外围电路被配置为驱动第二半导体芯片中的存储器单元。
[0006]在一些示例实施例中，外围电路区还可包括连接区和位线感测放大器区中的至少一个。
[0007]在一些示例实施例中，封装件衬底可包括形成在其中心区中的孔。第一半导体芯片可与孔重叠，并可安装在封装件衬底的底表面上。第二半导体芯片可位于封装件衬底的顶表面上。第一半导体芯片和第二半导体芯片可通过被设置为穿过孔的导线彼此电连接。
[0008]在一些示例实施例中，半导体封装件还可包括覆盖第一半导体芯片和第二半导体芯片并填充孔的模制层。
[0009]在一些示例实施例中，孔的一部分可通过第一半导体芯片暴露出来。第一半导体芯片的一个侧表面与孔的一个侧表面之间的距离可为约500 μ m或更大。
[0010]在一些示例实施例中，封装件衬底可包括设置在封装件衬底的顶表面上并邻近孔的衬底导电图案。第二半导体芯片可包括位于各个第二半导体芯片的端部的布线导电图案。布线导电图案中的一些可通过导线连接至衬底导电图案。在一些示例实施例中，可将地/电源电压施加至衬底导电图案。
[0011 ] 在一些不例实施例中，第二半导体芯片可彼此相同，第一半导体芯片包括第一侧和与第一侧相对的第二侧，并且设置在第一半导体芯片的第一侧的第一组第二半导体芯片和设置在第一半导体芯片的第二侧的第二组第二半导体芯片彼此对称地设置。
[0012]在一些示例实施例中，第二半导体芯片可彼此相同，并且设置在第一半导体芯片的第一侧的第二半导体芯片的数量可与设置在第一半导体芯片的与第一侧相对的第二侧的第二半导体芯片的数量不同。
[0013]在一些示例实施例中，封装件衬底可以包括位于其中心区的上凹陷部分，并且第一半导体芯片可设置在上凹陷部分中。在这种情况下，封装件衬底还可包括设置在上凹陷部分的底部上的衬底导电图案，并且第一半导体芯片可包括第一芯片导电图案和第二芯片导电图案，第一芯片导电图案和第二芯片导电图案位于第一半导体芯片的顶表面上，第一芯片导电图案可电连接至第二半导体芯片，并且第二芯片导电图案可电连接至衬底导电图案。
[0014]在一些示例实施例中，第一半导体芯片可嵌入在封装件衬底中。封装件衬底可包括衬底导电图案和衬底内部互连部分。衬底导电图案可设置在封装件衬底的顶表面上。衬底内部互连部分可设置在封装件衬底中并连接至衬底导电图案。第一半导体芯片和第二半导体芯片可通过衬底导电图案和衬底内部互连部分彼此电连接。
[0015]在一些示例实施例中，封装件衬底可包括位于其中心区的下凹陷部分。第一半导体芯片可设置在下凹陷部分中。第一半导体芯片可包括位于其底表面上的芯片导电图案，并且封装件衬底可包括位于其顶表面上的第一衬底导电图案、位于其中的衬底内部互连部分和位于其底表面上的第二衬底导电图案。第二衬底导电图案将衬底内部互连部分与芯片导电图案彼此连接。第一半导体芯片和第二半导体芯片可通过导线、第一衬底导电图案、衬底内部互连部分和第二衬底导电图案彼此电连接。
[0016]一种根据另一示例实施例的半导体封装件，包括:封装件衬底；第一半导体芯片，其安装在封装件衬底上，并包括其中设置有外围电路的外围电路区；以及至少一个第二半导体芯片，其安装在封装件衬底上，并包括其中设置有存储器单元的单元阵列区。外围电路可被配置为驱动存储器单元。
[0017]一种根据示例实施例的制造半导体封装件的方法，包括步骤:将第一半导体芯片叠堆在封装件衬底上，第一半导体芯片的每一个包括其中设置有存储器单元的单元阵列区；将第二半导体芯片安装在封装件衬底上，第二半导体芯片包括具有外围电路的外围电路区，外围电路用于驱动存储器单元；以及形成导线以将第一半导体芯片与第二半导体芯片彼此电连接。
[0018]一种根据另一示例实施例的半导体封装件，包括:封装件衬底；多个第一半导体芯片，每一个第一半导体芯片包括存储器单元；以及第二半导体芯片，其包括被第一半导体芯片共用的外围电路。外围电路被配置为将包括在两个或更多个第一半导体芯片中的存储器单元一起驱动。第一半导体芯片的每一个都不包括被配置为驱动存储器单元的外围电路，并且第二半导体芯片不包括存储器单元。
[0019]封装件衬底可包括顶表面、底表面和限定在一个位置处的孔，第一半导体芯片可设置在顶表面上，第二半导体芯片可设置在底表面上并与孔重叠。
[0020]第二半导体芯片可设置为不完全覆盖孔。
[0021]封装件衬底可包括位于封装件衬底的一个表面上的凹陷部分，并且第二半导体芯片可位于凹陷部分中。
【附图说明】
[0022]通过附图和随后的【具体实施方式】，本发明的构思将变得更加清楚。以举例而非限制的方式提供图中描绘的示例实施例，其中相同的标号指代相同或相似的元件。附图不一定按照比例绘制，而是重点在于示出本发明构思的各方面。
[0023]图1是根据示例实施例的半导体封装件的布局；
[0024]图2是沿着图1中的线Ι-Γ截取的剖视图；
[0025]图3是通常半导体存储器芯片中的电路区的布局图；
[0026]图4示出了指示DRAM器件的单元阵列区中的各种电路块的布局；
[0027]图5是图1中的第一半导体芯片的框图；
[0028]图6是图1中的第二半导体芯片的框图；
[0029]图7示出了如图5所示的多个第一半导体芯片与如图6所示的一个公共的第二半导体芯片之间的关系；
[0030]图8至图12是示出制造图2中的半导体封装件的方法的剖视图；
[0031]图13示出了根据另一示例实施例的半导体封装件的布局图；
[0032]图14是沿着图13中的线ΙΙ-ΙΓ截取的剖视图；
[0033]图15至图19是根据其它示例实施例的半导体封装件的剖视图；
[0034]图20是示出包括根据示例实施例的半导体封装件的封装模块的示例的框图；
[0035]图21是示出包括根据示例实施例的半导体封装件的电子系统的示例的框图；
[0036]图22是示出包括根据示例实施例的半导体封装件的存储器系统的示例的框图。
【具体实施方式】
[0037]将参照附图更加详细地描述的以下示例实施例，从中本发明的构思的优点和特征以及实现它们的方法将变得清楚。然而，应该理解，本发明的构思不限于以下示例实施例，而是可按照多种形式实现。因此，提供这些示例实施例仅是为了使得本公开将是彻底和完整的，并且将把示例实施例的范围完全传递给本领域技术人员。
[0038]应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”或“耦合至”另一元件或层时，其可直接位于另一元件或层上、直接连接至或结合至另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接耦合至”另一元件或层时，不存在中间元件或层。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。在附图中，为了清楚起见，夸大了元件的厚度。
[0039]以下将参照作为理想示例实施例(和中间结构)的示意图的剖视图描述本发明的示例实施例。可通过制造技术和/或公差来修改示例附图。因此，示例实施例不应被解释为限于图中示出的特定构造，而是包括例如由制造方法导致的形状的修改。例如，示为直角的蚀刻区可按照圆角形成，或形成为具有期望(或替代性地，预定)的曲率。因此，附图中示出的区具有示意性特征。另外，附图中示出的区的形状是元件中的区的形状的特定示例，并且不限于此。虽然，使用像第一、第二和第三的术语在各个示例实施例中描述各个元件，但是所述元件不由这些术语限制。这些术语仅用于将一个元件与另一元件区分