印刷电路板、其制造方法及其半导体封装的制作方法
【专利说明】印刷电路板、其制造方法及其半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求于2013年10月25日向韩国知识产权局提交的韩国专利申请N0.10-2013-0127594的优先权，其全部内容通过引用被并入本案中。
技术领域
[0003]本发明的实施例涉及一种印刷电路板及其制造方法，更具体地，涉及一种可以被用作封装基板的印刷电路板、一种制造该印刷电路板的方法以及使用该印刷电路板的半导体封装。
【背景技术】
[0004]层叠封装(以下称为“POP”)是一种在印刷电路板或封装基板上层叠另一个封装基板的封装技术。传统的FC POP(覆晶层叠封装)具有这样的形式:使用覆晶法层叠用于安装通用存储器芯片的上封装和用于安装处理器芯片的下封装。这种POP技术的优点在于通过将处理器芯片和存储器芯片形成为一个封装总成，可以减小安装面积并且可以通过较短的路径快速传输信号。由于有这些优点，POP技术被广泛地应用到移动装置。
[0005]另外，FC POP技术可以分为:使用焊料球进行POP连接的SBA(贴锡球)方法；和使用激光技术的TMV(穿塑孔)方法。由于各种移动装置变得多样化和小型化，POP间距减少到非常小的尺寸。在这种趋势下，由于在细小间距中会在焊料球之间产生桥接(bridge)，所以传统的SBA方法具有容易短路的缺陷。因此，由于在约500 μ m或500 μ m以下的间距尺寸条件下的工艺中，SBA方法良率较低，所以这种方法不能用于这种工艺。另外，由于同样的理由，传统的TMV方法也不能用于约400 μ m或400 μ m以下的间距尺寸条件下的工艺。
[0006]此外，在传统的FC POP技术中，焊料突起用作支撑该下封装和该上封装的封装突起。当使用了这种焊料突起时，由于芯片大小有限而引发焊料桥接，所以焊料突起的尺寸无法增加到固定尺寸以上。因此，存在的缺陷是，由于在半导体封装中所要求的在封装之间的间隔距离，设计的自由度受到限制。
【发明内容】
[0007]本发明实施例的一个方面提供了一种印刷电路板，其能改善在FC POP(覆晶层叠封装)等中使用的印刷电路板与使用覆晶法连接到印刷电路板上部的封装基板之间的接合性质，以及一种制造该印刷电路板的方法。
[0008]本发明实施例的另一个方面提供了一种使用该印刷电路板的半导体封装，该半导体封装具有可靠性高的覆晶结构。
[0009]根据本发明的一个方面，一种用于半导体封装的印刷电路板可以包括:第一基板，具有用于安装封装基板的第一安装区域和用于安装半导体元件的第二安装区域；该第一基板的单层或多层电路图案；以及连接到该电路图案的柱状突起，该柱状突起设置在该第一安装区域的外绝缘层上，并且具有弯曲的上表面。
[0010]在一个实施例中，该柱状突起的上表面可以设置为该柱状突起的内侧为凹形。
[0011]在一个实施例中，该凹形可以与放置在该柱状突起的上表面上的焊料突起下部的椭球形对应。
[0012]在一个实施例中，该印刷电路板可以进一步包括在外绝缘层上的阻焊剂。该阻焊剂的一部分可以部分地插入该外绝缘层的外部电路层与该柱状突起之间的间隙中。
[0013]在一个实施例中，该柱状突起可以具有50 μ m至400 μ m的高度，并且该凹形部分的最大深度可以为20 μ m。
[0014]在一个实施例中，该凹形部分的半径可以为20μπι至100 μ m。
[0015]在一个实施例中，该凹形部分可以具有的曲率。
[0016]在一个实施例中，该柱状突起的材料可以包括Cu、Ag、Au、Al、Cr、Sn、Pb、T1、W、N1、V、P或它们的组合。
[0017]在一个实施例中，该印刷电路板可以进一步包括掩埋该柱状突起的外围的底胶。
[0018]在一个实施例中，该印刷电路板可以进一步包括存储器芯片或微处理器芯片，该存储器芯片或微处理器芯片连接到该电路图案并且以覆晶方式被安装在该第二安装区域中。
[0019]根据本发明的另一个方面，一种用于半导体的印刷电路板的制造方法可以包括:制备第一基板，该第一基板具有单层或多层电路图案；以及形成连接到该电路图案的柱状突起，该柱状突起设置在该第一基板的用于安装封装基板的第一安装区域中，并且具有凹形上表面。
[0020]在一个实施例中，制备该第一基板(步骤I)可以包括:制备该第一基板，该第一基板设置在外绝缘层上的阻焊剂中，以覆盖在该外绝缘层上的外部电路层。另外，形成该柱状突起(步骤2)可以包括以下过程:在该阻焊剂中形成第一开口以暴露该外部电路层；在具有该第一开口和该阻焊剂的该第一基板上形成无电镀层；以第一高度形成干膜抗蚀剂以覆盖该无电镀层；在该干膜抗蚀剂中形成第二开口以暴露该第一开口 ；用导电材料填充该第二开口和该第一开口，使得该柱状突起可以被连接到该外部电路层，并且可以具有凹形上表面；从该无电镀层上移除该干膜抗蚀剂；以及移除暴露到该阻焊剂的无电镀层。
[0021]在一个实施例中，形成该第一开口可以包括形成该第一开口以使得其在一个方向上的宽度小于该外部电路层的宽度，使得该阻焊剂的一部分可以被部分地插入到该柱状突起的下端部与该外部电路层之间的间隙中。
[0022]在一个实施例中，该印刷电路板的制造方法可以进一步包括，令该第二开口接受表面处理使得在形成该第二开口后，可以提高该导电材料关于该第二开口的表面张力。
[0023]在一个实施例中，对该第二开口进行的表面处理可以是使用以下方法的表面处理工艺:常压等离子体处理方法、真空等离子体处理方法、过氧化氢处理方法、助氧化剂处理方法、防蚀剂处理方法或这些方法的组合。
[0024]在一个实施例中，该印刷电路板的制造方法可以进一步包括在形成该无电镀层之前，从该阻焊剂上除去污溃、毛刺或小颗粒。
[0025]在一个实施例中，填充该导电材料可以包括使用无电镀层作为种子层来形成电镀层。
[0026]在一个实施例中，该印刷电路板的制造方法可以进一步包括在制备该第一基板后，在第一基板的用于安装半导体元件的第二安装区域中以覆晶方式安装连接到该电路图案的半导体元件。
[0027]根据本发明的又一个方面，一种半导体封装可以包括:以上任意一个实施例中的印刷电路板；设置在该印刷电路板上的柱状突起的上表面的凹形部分上的焊料突起；以及在该焊料突起上的封装基板。
[0028]在一个实施例中，该半导体封装可以进一步包括存储器芯片或微处理器芯片，该存储器芯片或微处理器芯片安装在该印刷电路板上以连接到该印刷电路板的外绝缘层中的电路图案。
【附图说明】
[0029]附图被包括以提供对本发明的进一步理解，并且附图构成本说明书的一部分。附图示出本发明的示例性实施例，并且与本说明书一起用于解释本发明的原理。在附图中:
[0030]图1是根据本发明的一个实施例的印刷电路板的截面图；
[0031]图2是图1的印刷电路板的主要部分的放大截面图；
[0032]图3是用于说明FC POP(覆晶层叠封装)结构的截面示意图，在该结构中采用了图2的印刷电路板；
[0033]图4和图5是示出根据本发明实施例的印刷电路板的制造方法的工艺过程的视图；
[0034]图6是说明根据本发明另一个实施例的印刷电路板的制造方法的主要过程的截面图；
[0035]图7是根据比较例的印刷电路板的截面图；以及
[0036]图8是根据本发明一个实施例的半导体封装的截面示意图。
【具体实施方式】
[0037]以下，参照附图描述本发明实施例，本领域普通技术人员将能够理解这些实施例。本说明书中的这些实施例和附图中示出的构造被提供为本发明的优选实施例，并且应当理解，在提交本申请时还存在各种可以替代的等同物和修改。
[0038]此外，在提到本发明的优选实施例的操作原理时，如果功能是已知的或者功能可能引起本发明的主旨不清楚时，本发明的说明书中将会省略它们。下文中的术语在定义时会考虑到本发明的功能，并且每一个术语的含义应当通过结合本说明书的所有部分来理解，并且附图中