[0033]40线路层
[0034]42连接凸块
[0035]50 电子元件
[0036]60 镜座
[0037]61 盖体
[0038]63 镜片
[0039]L 光线
[0040]SlO ?S30 步骤
【具体实施方式】
[0041]以下配合图式及元件符号对本发明的实施方式做更详细的说明，以使熟悉本领域的技术人员在研读本说明书后能据以实施。
[0042]参考图1，为本发明芯片封装结构的示意图。如图1所示，本发明的芯片封装结构主要包括芯片10以及奈米沈积层20，其中芯片10为比如光学感测芯片，具有电气线路(图中未显示)、感光区11以及多个电气连接垫14，且感光区11以及多个电气连接垫14是配置于芯片10的上表面，而奈米沈积层20是以半导体制程方式覆盖感光区11的表面，亦即奈米沈积层20的横向尺寸是大于或等于感光区11的横向尺寸，以达到覆盖目的。
[0043]感光区11具有感光功能，此外其表面可进一步设置多个微透镜(图中未显示)，以加强感光效率，而电气连接垫14连接电气线路，并提供连接外部电路或电气元件，比如电路板或其它集成电路芯片。具体而言，如图2所示，即图1的芯片封装结构的上视图，感光区11可配置于芯片10的中央区域，而电气连接垫14位于芯片10的外缘周边，亦即围绕感光区11的外缘。
[0044]奈米沈积层20具有电气绝缘性以及透光性，且可由透光性的疏水性塑料材料构成，比如热塑性或热性塑料，可包含氧化物(Oxide)、娃胶(silicone)、酹醒树脂(Phenolic)、聚碳酸酯(polycarbonate)、压克力树脂(acrylic resin)、聚亚酰胺树脂(Polyimide)、聚四氟乙烯(Polytetrafluorethylene)、BT 树月旨(Bismaleimide Triazine)或环氧树脂(Epoxy)。由于奈米沈积层20具有疏水性，因此可防止大量水滴沾附，并可利用简单的吹气方式去除水滴。同时奈米沈积层20具有保护感光区11的功能，可防止微粒或灰尘污染感光区11。尤其是，当感光区11具有微透镜时，因为微透镜不具有防刮功能，且微透镜之间的凹陷区很容易聚集污染性的微粒或灰尘，且不易清除，而奈米沈积层20可解决这类问题。
[0045]为清楚说明本发明的特征，请进一步参考图3，以显示本发明芯片封装结构的应用实例。在图3中，电路板30，比如印刷电路板，可配置在未被奈米沈积层20覆盖的芯片10的上表面以接触电气连接垫14，并曝露出芯片10的感光区11，或电气连接垫14可经由焊线连接至电路板30的底面。电路板30的正面具有多个连接焊点31，较佳的是配置于电路板30的外缘。
[0046]此外，镜座60是安置于电路板30上，且芯片10以及镜座60之间形成空腔，其中镜座60包含盖体61及至少一镜片63,且盖体61及镜片63结合成一体。镜片63对准芯片10的感光区11，且盖体61是藉固定胶而固定于电路板30上。因此，外部的光线L可穿透镜片63而到达奈米沈积层20，并进一步穿透奈米沈积层20而到达感光区11。
[0047]除了提供阻隔的保护作用外，奈米沈积层20还可具有低反射性以当作抗反射层，减少或消除反射作用，使得投射到奈米沈积层20的光线能尽可能到达底下的感光区11，藉以提高整体感光效率。较佳的，当作抗反射层的奈米沈积层20可具有120至260nm的厚度。因此，不需额外使用一般现有技术的抗反射膜或抗反射片，再者镜片63不需镀上一般的抗反射膜，简化制作工序，降低制作成本，提高产品可靠度。
[0048]不过，要注意的是，图3的应用实例只是方便说明本发明的特点而已，并非用以限定本发明范围，亦即本发明的芯片封装结构实质上可应用到其它领域。
[0049]此外，参考图4，为依据本发明第二实例的芯片封装结构的示意图，其中本实例的芯片封装结构包括芯片10、奈米沈积层20、线路层40以及多个连接凸块42，且芯片10以及奈米沈积层20的技术特征类似于图1的实施例，亦即芯片10具有电气线路(图中未显示)、感光区11以及多个电气连接垫14，而奈米沈积层20覆盖感光区11的表面，因此不再赘述。
[0050]第二实例芯片封装结构的线路层40为具有电路图案(图中未显示)的金属导电层，且线路层40的部分下表面覆盖奈米沈积层20的外缘，而线路层40的其余下表面接触芯片10，并电气连接至电气连接垫14。连接凸块42是配置于线路层40的上表面，用以连接外部电路或电气元件，因此大效上，连接凸块42主要是延伸电气连接垫14的连接功能，亦即外部电路或电气元件不需直接连接电气连接垫14，是经由连接凸块42而电气连接至电气连接垫14。
[0051]由于芯片10外缘区域的大小有限，使得电气连接垫14的最大尺寸约为80x80um，对于焊接某些电气元件而言，接触面积不够而影响电气功能，而连接凸块42是在线路层40上形成，所以连接凸块42的尺寸可达120xl20um,或甚至150xl50um,可大幅提高后续焊接工序的良率。同样的，第二实施例的芯片封装结构可如第一实施例进一步应用于连接镜座，形成光学感测模块，藉以改善整体结构，提高感光效率。
[0052]请进一步参考图5，为本发明第三实例的芯片封装结构的示意图。如图5所示，第三实例的芯片封装结构包括芯片10、奈米沈积层20、线路层40、多个连接凸块42以及至少一电子元件50，其中芯片10为集成电路(IC)半导体芯片，且奈米沈积层20可具有透光性或不透光性。具体而言，芯片10具有电气线路(图中未显示)以及多个电气连接垫14。奈米沈积层20覆盖芯片10的部分表面，并曝露出该电气连接垫14。线路层40具有电路图案，并覆盖奈米沈积层20以及芯片10而接触到电气连接垫14。连接凸块42是配置于线路层40上，因此电气连接垫14以及连接凸块42形成电气连接。此外，电子元件50是安置于线路层40的电路图案上，比如表面黏着元件(SMD)，包含被动RC元件。
[0053]因此，奈米沈积层20的主要目的在于提供芯片10隔绝保护以及电气绝缘作用，防止芯片10被微粒或灰尘污染，而奈米沈积层20其它技术特征类似于上述图1的实施例，不再赘述。由于应用领域的电子元件50是直接焊接于奈米沈积层20上的线路层40，可大幅简化应用装置的整体结构，缩小尺寸。
[0054]此外，本发明进一步提供芯片封装制程，如图6所示，其中本发明芯片封装制程的操作流程是从步骤SlO开始，主要是先清洗晶圆上的多个芯片，且每个芯片具有电气线路、感光区以及多个电气连接垫，其中感光区及电气连接垫是配置于芯片的上表面。
[0055]接着，进行步骤S20，在每个芯片的表面上形成奈米沈积层，覆盖芯片中除电气连接垫以外的区域，亦覆盖感光区并曝露出电气连接垫。奈米沈积层的组成可包含氧化物、酚醛树脂、环氧树脂、聚亚酰胺树脂、聚四氟乙烯或BT树脂，并可藉化学气相沈积(CVD)方式，或旋转涂布及熟化处理方式而沈积在芯片上，尤其是可在较低的温度下形成，比如50?70°C，能避免影响感光区11的光电特性，并提供电气绝缘功能。
[0056]最后，进入步骤S30，切刻晶圆以分尚每个芯片。
[0057]另外，参考图7，为本发明另一芯片封装制程的操作流程。如图7所示，本发明的芯片封装制程包括依序进行的步骤S1、S20、S22、S24以及S30，其中步骤S10、S20以及S30如同图6的芯片封装制程，在此不再赘述。与图6的制程之间的差异在于，图7的芯片封装制程额外包含步骤S22以及S24。具体而言，步骤S22是在步骤S20后进行