堆垛栅介质层的SiC MOS电容及制造方法
【专利说明】八1203/1_33003/3丨02堆垛栅介质层的SiC MOS电容及制造方法
技术领域
[0001]本发明涉及一种SiC MOS电容及其制造方法，尤其涉及一种Al203/LaSc03/Si0^垛栅介质层的SiC MOS电容及其制造方法。
【背景技术】
[0002]随着微电子技术和电力电子技术的不断发展，实际应用对器件在高温、高功率、高频等条件下工作的性能要求越来越高，Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料在这些方面的应用已出现瓶颈。碳化硅(SiC)材料，作为第三代宽禁带半导体材料的典型代表之一，其禁带宽度大、临界击穿电场高，且具有高热导率、高电子饱和速率及高的抗辐照等性能，成为制造高温、高功率、高频、及抗辐照器件的主要半导体材料之一，因此目前对于SiC材料、器件和工艺等方面的研宄成为微电子技术领域的热点之一。
[0003]SiC材料可以通过热氧化的方法在SiC衬底上直接生长高质量的3丨02介质层，因此，Si02/SiC MOS器件成为目前SiC器件研宄及应用的主要方向，比如SiC MOSFET, IGBT等。但是，Si02/SiC MOS器件目前存在以下缺点:首先，与Si材料相比SiC表面通过干氧氧化形成3102的速度相当的慢，增加了工艺成本，同时S12的厚度不能生长得太厚。其次，SiC热氧化后留下的大量C簇会增加氧化层及界面陷阱，使得Si02/SiC的界面陷阱密度通常比Si02/Si的界面陷阱密度高1-2个数量级，高的界面陷阱密度会大大降低载流子的迀移率，导致导通电阻增大，功率损耗增加。目前，业界科研学者通过采用SiC表面氮化预处理，氮氧化物氧化，N源或H源退火处理等工艺和方法，Si02/SiC的界面质量及整体特性有了一定的提升，不过与Si02/Si界面质量相比任有不小的差距。
[0004]另外，对于Si02/SiC MOS 器件，根据高斯定理(kSiCESiC= k MideEMide)，当 SiC(k=9.6-10)达到其临界击穿电场(_3MV/cm)时，S12 (k = 3.9)介质层中的电场将达到7.4-7.7MV/cm，如此高的电场将严重降低氧化层的可靠性。因此，采用高k材料代替5102作为栅介质层，研宄高K材料在SiC MOS器件的应用和研宄尤为重要。目前Al203、Hf02、AlN和ZrO2等高K材料在SiC MOS有了一定的研宄，不过高k介质直接取代S1 2使得介质与SiC衬底的界面态密度较大，氧化层陷阱密度和漏电流也较大。
【发明内容】
[0005]本发明的目的在于针对上述已有技术的不足，提供了一种
[0006]么1203/1^5(:03/5102堆垛栅介质层的SiCMOS电容及其制造方法，以降低界面态密度和边界陷阱密度，增加MOS沟道迀移率，减小栅漏电流，并进一步提高介质层的耐压能力，提高SiC MOS电容的质量和增强其可靠性。
[0007]为了实现上述目的，本发明提供了一种Al203/LaSc03/Si02堆垛栅介质层的SiCMOS电容，所述堆垛介质层的SiC MOS电容包括:SiC衬底、SiC外延层、堆垛栅介质层和正负电极；
[0008]所述SiC衬底上设有SiC外延层；
[0009]所述堆垛栅介质层包括下层Sit)#渡层、LaScO3层和Al 203覆盖层；所述3;[(:外延层上设有下层S12过渡层，所述下层S12过渡层上设有所述LaScOjl，所述LaScO3层上设有Al2O3覆盖层；
[0010]所述正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。
[0011]所述SiC衬底为重掺杂的SiC衬底层，所述SiC外延层为轻掺杂的SiC外延层
[0012]进一步的，所述SiC外延层厚度为5-100 μπι，掺杂浓度为IX 1015-5X 1016cm_3。
[0013]进一步的，所述下层S12S渡层的厚度为l_30nm。
[0014]进一步的，所述LaScO3层的厚度为5nm-100nmo
[0015]进一步的，所述Al2O3覆盖层的厚度为l-30nmo
[0016]为了实现上述目的，本发明提供了一种么1203/1^5(:03/5102堆垛栅介质层的SiCMOS电容的制造方法，所述方法包括:
[0017]步骤1，在SiC衬底上生长厚度为5-100 μ m轻掺杂的SiC外延层，掺杂浓度为lX1015-5X1016cnT3
[0018]步骤2，将SiC衬底的上SiC外延层进行清洗处理，接着在温度为1175±5°C的条件下，10% N20:90%队的混合气体中生长厚度为lnm-30nm的下层氮化S12过渡层；
[0019]步骤3，将所生长的S12S渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；
[0020]步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层S12S渡层上淀积一层厚度为5nm-100nm的1^5(:03层；
[0021]步骤5，利用原子层淀积的方法，在LaScO3层上淀积一层厚度为l_30nm的Al 203覆盖层；
[0022]步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述SiC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。
[0023]进一步的，所述步骤3中在Ar气环境中快速退火，具体为，退火温度为1000±5°C，退火时间为5min，在Ar气环境中退火。
[0024]进一步的，所述步骤3中在Ar气环境中冷却，具体为，按照5°C /min的速率在Ar气环境中冷却。
[0025]进一步的，所述步骤4中淀积一层厚度为5nm-100nm的LaSc(\g，具体为淀积温度为200°C _400°C，淀积时间为20min-6h，淀积一层厚度为5nm_100nm的LaScOjl。
[0026]进一步的，所述步骤5中淀积一层厚度为l_30nm的Al2O3覆盖层，具体为淀积温度为200°C _400°C，淀积时间为5min-2h，淀积一层厚度为l_30nm的Al2O3覆盖层。
[0027]本发明具有如下优点:
[0028]1、本发明采用的栅介质材料LaScO3,其介电常数可以高达30左右，热稳定性好，结晶温度在900°C以上，因而增加了栅介质的临界击穿电场，提升了电容的击穿特性，提高了器件可靠性。
[0029]2、本发明采用的下层S12S渡层增加了栅介质与SiC衬底的势皇高度，能大大降低SiC衬底中的电子经栅介质隧穿至栅电极的几率，从而减小栅漏电流，提升了可靠性。同时，采用氮化工艺生长的该S12S渡层，降低了栅介质与SiC的界面态密度和边界陷阱密度，增加了沟道迀移率，提高了器件性能。
[0030]3、本发明采用的Al2O3覆盖层降低了 High k栅介质中的陷阱电子隧穿至栅电极的几率，并且，该Al2O3覆盖层也降低了栅电极中电子隧穿至SiC衬底中的几率。同时，Al 203覆盖层能避免LaScO3因为吸湿和暴露在空气中分别形成低介电常数的碳氢化合物和碳酸盐，从而减小栅漏电流，提高了 MOS电容的质量和可靠性。
【附图说明】
[0031]图1是本发明么1203/1^5(:03/5丨02堆垛栅介质层的SiC MOS电容的结构示意图；
[0032]图2是本发明么1203/1^5(:03/5丨02堆垛栅介质层的SiC MOS电容的制造流程图。
[0033]图3是本发明么1203/1^5(:03/5102堆垛栅介质层的SiC MOS电容的制造方法的流程图。
【具体实施方式】
[0034]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0035]图1为本发明么1203/1^5(:03/5丨02堆垛栅介质层的SiC MOS电容的示意图，如图所示，本发明包括:SiC衬底1、SiC外延层10、堆垛栅介质层2和正负电极3。
[0036]SiC衬底I上设有SiC外延层10 ；
[0037]堆垛栅介质层2包括下层S12过渡层21、LaSc0 3层22和Al 203覆盖层23 ；SiC外延层10上设有下层S12过渡层21，下层S1 2过渡层21上设有LaScO 3层22，LaScO 3层22上设有Al2O3覆盖层23 ;
[0038]正电极31、负电极32分别与Al2O3覆盖层23的表面和SiC衬底I的背面连接。
[0039]具体的，SiC衬底层为重掺杂SiC衬底层，SiC外延层为轻掺的SiC外延层。
[0040]具体的，3扣外延层厚度为5-10(^111，掺杂浓度为1\1015-5\1016011-3。下层S12过渡层的厚度为l_30nm，1^5。03层的厚度为5nm-100nm，Al 203覆盖层的厚度为l_30nmo
[0041]由下层S12S渡层、LaScO 3层和Al 203覆盖层组成的栅介质层是一个堆垛栅介质层，以降低界面态密度和边界陷阱密度，增加MOS沟道迀移率，减小栅漏电流，并进一步提高介质层的耐压能力，提高MOS的质量和可靠性。
[0042]图2为本发明么1203/1^5(:03/5102堆垛栅介质层的SiC MOS电容的制造方法的流程图，如图所示，本发明包括如下步骤:
[0043]步骤1，在SiC衬底上生长厚度为5-100 μ m轻掺杂的SiC外延层，掺杂浓度为lX1015-5X1016cnT3
[0044]步骤2，将SiC衬底的上SiC外延层进行清洗处理，接着在温度为1175±5°C的条件下，10% N20:90%队的混合气体中生长厚度为lnm-30nm的下层氮化S12过渡层；
[0045]步骤3，将所生长的下层S12S渡层在Ar气环境中快速退火处理和在Ar气环境中冷却处理；
[0046]步骤4，利用原子层淀积(ALD)的方法，在退火和冷却处理后的下层S12S渡层上淀积一层厚度为5nm-100nm的1^5(:03层；
[0047]步骤5，利用原子层淀积的方法，在LaScO3层上淀积一层厚度为l_30nm的Al 203覆盖层；
[0048]步骤6，利用磁控溅射的方法在Al2O3覆盖层表面溅射金属Ni作为正电极，在所述SiC衬底的背面溅射金属Ni作为负电极，然后在N2气环境中快速退火处理。
[0049]本发明么1203/1^5(:03/5102堆垛栅介质层的SiC MOS电容的制造方法的实施示例I包括如下步骤:
[0050]步骤101，在N型重掺杂SiC衬底上生长N型轻掺杂的SiC外延层。
[0051 ] 将厚度为380 μ m，掺杂浓度为5 X 1018cm_3的N型SiC衬底置于SiC外延生长炉中，在温度1570°C条件下，生长一层厚度为8 μ m，掺杂浓度为3 X 115CnT3的N型SiC外延层。
[0052]步骤102，对所生长的N型SiC外延层进行预处理。
[0053]102.1，用去离子水对N型SiC外延层进行超声清洗；
[0054]102.2，用浓度为80%硫酸对外延层延片进行清洗，煮1min后，浸泡30min ；
[0055]102.3，用去离子水清洗SiC外延层数遍；
[0056]102.4，用比例为5:1:1的H20、H2O2及盐酸组成的混合液，将SiC外延片在温度为80°C的混合液中浸泡5min，用HF (氢氟酸)溶液清洗，再用去离子水清洗数遍，最后用红外灯烘干。
[0057]步骤103，在SiC外延层上生长氮化S12S渡层。
[0058]将预处理后的N型SiC外延片置于氧化炉中，在温度为1175±5°C的条件下，10%N20:90%队的混合气体中生长厚度为6nm的下层氮化S1 2过渡层；
[0059]步骤104，对所生长的S12S渡层进行退火和冷却处理。
[0060]104.1，将生长了 S12S渡层的SiC外延片置于Ar气环境中退火，退火温度为1000±5°C，退火时间为5min ；
[0061]104.2，将退火后的生长了 S12S渡层的SiC外延片置于Ar气环境中退火，冷却速率 5°C /min ；
[0062]步骤1