半导体器件及其制造方法
【专利说明】半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年11月4日在韩国知识产权局提交的韩国专利申请第10-2013-0132769号的权益，将其全部公开内容通过弓I用并入本文用于所有目的。
技术领域
[0003]以下描述涉及一种半导体器件及其制造方法。半导体器件可以配置成减小有源区处的掺杂浓度并且通过对形成有肖特基势垒二极管的区域进行反向掺杂来增强击穿电压。
【背景技术】
[0004]为了增加半导体电器件的切换速度以及为了减小能耗，减小导通电阻和栅极电容是优选的。为了减小导通电阻和栅极电容，通常应用将肖特基势垒二极管(SBD)结合到半导体电器件(例如金属氧化物半导体场效应晶体管(MOSFET))中的方法
[0005]肖特基势垒二极管(SBD)通过金属和半导体之间的结来形成肖特基势垒。就是说，在金属和半导体之间形成这样的金属-半导体结，产生肖特基势垒。所使用的典型金属为钥、钼、铬或钨、以及某些硅化物例如钯硅化物和钼硅化物；并且半导体通常为η型硅。金属侧用作二极管的正极并且η型半导体用作二极管的负极。该肖特基势垒导致非常快的切换和低的正向压降。
[0006]就使用各种载流子的漂移电流的嵌有SBD的MOSFET而言，没有产生因为少量载流子注入的电荷积累而引起的延时，因而，快速切换可以成为可能。此外，效率随着切换频率的增加而提闻。
[0007]然而，SBD在如下方面存在缺点:最大反向电压低以及反向漏电流严重。此外，就嵌有SBD的MOSFET而言，肖特基二极管的击穿电压(BV)根据势垒金属和EPI电阻率确定。因此，如果在嵌有SBD的半导体器件中使用具有低电阻率的高浓度外延层，则导通电阻(RDS (ON))可能由于MOSFET漂移区中的电阻的增加而受干扰。
[0008]图1为示出根据嵌有常规MOSFET(B)和传统肖特基势垒二极管㈧的半导体器件的EPI电阻率的击穿电压变化值的曲线的实例的图。如图1所示，应该理解的是，对于相同的EPI电阻率值，肖特基势垒二极管(A)比MOSFET(B)击穿电压更低。
[0009]通常，为了解决该问题，通过施加保护环或沟槽场板尝试使电场最小化。然而，该方法具有局限性，原因是半导体器件的衬底表面上的电场的分布特性与理论目标范围有很大不同。
【发明内容】
[0010]提供本
【发明内容】
来以简化的形式介绍将在【具体实施方式】中进一步描述的一系列概念。该
【发明内容】
并非旨在确认所要求保护的主题的关键特征或本质特征，也非旨在用于帮助确定所要求保护的主题的范围。
[0011]在一个一般性方面中，半导体器件包括:具有某一浓度的衬底；具有另一浓度的反向掺杂区；以及包括反向掺杂区的肖特基势垒二极管(SBD)。
[0012]半导体器件还可以包括与反向掺杂区接触的金属层，其中，衬底具有某种导电类型；反向掺杂区设置在衬底中；所述另一浓度低于所述某一浓度；并且SBD还包括金属层。
[0013]半导体器件还可以包括具有另一导电类型并且设置在衬底中的阱区和体区。
[0014]反向掺杂区可以包括:设置在衬底的顶部中的第一掺杂区；设置在阱区中的第二掺杂区；以及设置在体区中的第三掺杂区。
[0015]第三掺杂区可以具有比第二掺杂区的掺杂浓度更高的掺杂浓度。
[0016]半导体器件还可以包括在衬底中的具有第一深度的第一沟槽和在衬底中的具有比第一深度更低的第二深度的第二沟槽。
[0017]第一沟槽可以设置在MOSFET区和SBD区之间的边界中。
[0018]体区可以包括第一体区和第二体区，阱区可以包括第一阱区、第二阱区和第三阱区，并且第一体区可以被第一阱区或第三阱区包围。
[0019]第一沟槽可以包括顶部多晶Si层、底部多晶Si层以及设置在顶部多晶Si层与底部多晶Si层之间的绝缘层。
[0020]体区可以具有比阱区更小的深度。
[0021]半导体器件还可以包括阱区，其中阱区的深度小于第一沟槽或第二沟槽的深度。
[0022]在另一个一般性方面中，制造方法包括:形成衬底；在衬底区中形成反向掺杂区；在衬底区中形成沟槽；形成与沟槽相邻的体区；以及形成与沟槽相邻的阱区。
[0023]形成衬底可以包括形成具有某种导电类型的衬底；形成反向掺杂区可以包括形成具有另一导电类型的反向掺杂区；形成沟槽可以包括形成多个沟槽；形成体区可以包括形成具有另一导电类型的体区；以及形成阱区可以包括在肖特基二极管(SBD)区中形成具有另一导电类型的阱区。
[0024]体区可以具有比阱区的深度更小的深度，并且阱区的深度可以小于沟槽的深度。
[0025]反向掺杂区可以配置成减小衬底的顶部处的净掺杂浓度。
[0026]在另一个一般性方面中，半导体包括:具有某种导电类型的衬底；具有另一导电类型的反向掺杂区；以及与反向掺杂区接触的金属层。
[0027]半导体可以包括包含反向掺杂区和金属层的肖特基二极管(SBD)，其中衬底和反向掺杂区具有不同的浓度。
[0028]根据下面的【具体实施方式】、附图以及权利要求，其他特征和方面将是明显的。
【附图说明】
[0029]图1为示出根据常规MOSFET和SBD的EPI电阻率的击穿电压值(BV)的曲线的实例的图。
[0030]图2为示出半导体器件的实例的图。
[0031]图3为示出经放大的图2的半导体器件上线A-A’处的横截面图的实例的图。
[0032]图4为示出半导体器件的横截面图的实例的图。
[0033]图5、图6、图7、图8、图9、图10、图11、图12、图13和图14为示出嵌有肖特基势垒二极管的半导体器件的制造方法的实例的图。
[0034]图15a和图15b为示出嵌有SBD的半导体器件根据是否执行反向掺杂的掺杂浓度变化的曲线的实例的图。
[0035]图16a和图16b为示出嵌有SBD的半导体器件根据是否执行反向掺杂的掺杂浓度变化的曲线的实例的图。
[0036]图17a和图17b为示出嵌有SBD的半导体器件根据是否执行反向掺杂的电场分布的曲线的实例的图。
[0037]贯穿附图和【具体实施方式】，除非另有说明或设定，否则应将相同的附图标记理解为指代相同的元件、特征和结构。为了清楚、说明和方便起见，附图可能是不按比例，并且附图中的元件的相对尺寸、比例和描绘可能被放大。
【具体实施方式】
[0038]提供下面的【具体实施方式】来帮助读者获得在本文中所描述的方法、设备和/或系统的全面理解。然而，本文中所描述的系统、设备和/或方法的各种变型、修改和等同物对本领域普通技术人员而言将是明显的。所描述的处理步骤和/或操作的进程为实施例；然而，除必须以一定次序发生的步骤和/或操作之外，步骤和/或操作的顺序不限于本文中所述的顺序并且可以变为本领域所公知的顺序。此外，为了增加清晰度和简明性，可以省略本领域普通技术人员公知的功能和构造的描述。
[0039]本文中所描述的特征可以以不同方式实施，并且不应理解为限于本文中所描述的实施例。而是，提供本文中所描述的实施例使得本公开内容将是彻底和完备的，并且向本领域普通技术人员传达公开内容的全部范围。
[0040]图2为示出具有如所示配置在芯片中的SBD区和MOSFET有源区的半导体器件的实施例的图。在图2中，SBD区形成在芯片的上部处；然而，SBD区的位置不限于此。
[0041]图3为示出经放大的图2的半导体器件上线A-A’处的横截面图的实例的图。MOSFET有源区300由多个各种沟槽组成。其余区和SBD区310以如下方式设置:使得最外沟槽104a设置在MOSFET有源区300与SBD区310之间的边界中。
[0042]图4为示出半导体器件的横截面图的实例的图。
[0043]如图4所示，半导体器件嵌有SBD，并且具有第一导电类型(例如N型)的EPI衬底100。SBD包括P型阱区112和N型衬底100。
[0044]在N型衬底100的顶部中形成有掺杂区10