一种沟槽隔离式的半导体结构及其制造方法
【技术领域】
[0001]本发明涉及地半导体技术，更具体地，涉及一种沟槽隔离式的半导体结构及其制造方法。
【背景技术】
[0002]半导体集成电路的制造工艺主要包括在半导体衬底的表面的有源区中形成诸如晶体管等器件，这些器件需要通过隔离结构相互隔离。沟槽隔离结构常被用作隔离半导体衬底的有源区。因此沟槽隔结构的是半导体器件制造中常见的结构和工艺步骤。
[0003]图1为现有技术实现的一种沟槽隔离式半导体结构的结构图，该结构主要包括半导体衬底、沟曹隔离区、层间介质层、通过沟槽限定的有源区以及金属插塞和金属互连层。形成该结构的工艺步骤为包括:步骤a、在半导体衬底I上形成沟槽2，以限定有源区；步骤b、在沟槽2中填充隔离材料3，以形成沟槽隔离区；步骤C、去除半导体衬底I及沟槽之上的多余的隔离材料，以在沟槽之间的有源区中制作有源器件，例如先形成体区4，再在体区4上形成源区5 ;步骤d、在有源区及沟槽的表面覆盖层间介质层6 ;步骤e、形成贯穿层间介质层且与有源区的有源器件相接触的金属插塞7 ;步骤f、在层间介质层6之上形成与金属插塞7接触的金属互连层8，以形成有源器件的电极。
[0004]由上可见，现有技术实现的沟槽隔离式半导体结构，在形成沟槽隔离区时，需要专门设置一个填充沟槽的工艺步骤，增加了制造工艺流程的复杂度，且半导体器件在沟槽填充之后再形成，不利于减少形成半导体器件时需要用到的光刻工艺的次数，不能降低器件的制造成本。
【发明内容】
[0005]有鉴于此，本发明的目的在于提供一种沟槽隔离式的半导体结构及其制造方法以解决现有技术中由于需要专门设置沟槽填充工艺而造成工艺流程复杂和制造成本高的问题。
[0006]一种沟槽隔离式的半导体结构，包括:
[0007]第一掺杂类型的半导体层，具有交替排列的源区和隔离区；
[0008]有源器件，位于所述有源区内；
[0009]沟槽，位于所述隔离区内；
[0010]层间介质层，至少覆盖于所述有源器件之上且填充于所述沟槽中。
[0011]优选的，所述的半导体结构还包括位于所述层间介质层之上的金属互连层，所述金属互连层通过贯穿于所述层间介质层的金属插塞与所述有源器件相接触。
[0012]优选的，所述层间介质层的厚度不小于所述沟槽的宽度的二分之一。
[0013]优选的，所述有源器件包括位于所述有源区中的第二掺杂类型的体区以及位于所述体区中的第一掺杂类型的源区。
[0014]优选的，所述金属插塞与所述源区相接触。
[0015]优选的，所述第一掺杂类型的半导体层为半导体衬底或位于半导体衬底上的外延层O
[0016]一种沟槽隔离式的半导体结构的制造方法，包括:
[0017]提供第一掺杂类型的半导体层，所述半导体层具有交替排列的有源区和隔离区；
[0018]在所述有源区内制作有源器件；
[0019]在所述半导体层中形成沟槽，；
[0020]在所述有源区以及沟槽之上形成层间介质层，使所述层间介质层覆盖于所述有源器件之上且填充于所述沟槽中。
[0021]优选的，所述的制造方法还包括形成贯穿于所述层间介质层且延伸至所述有源器件内的金属插塞，且在所述层间介质层上形成与所述金属插塞相接触的金属互连层。
[0022]优选的，使述层间介质层的厚度不小于所述沟槽的宽度的二分之一。
[0023]优选的，在所述有源区内制作有源器件包括:
[0024]在所述有源区的表面注入第二掺杂剂，以在所述有源区内形成第二掺杂类型的体区；
[0025]在所述第二掺杂类型的表面注入一掺杂剂，以在所述体区内形成第一掺杂类型的源区。
[0026]优选的，使所述金属插塞与所述源区相接触。
[0027]优选的，所述的制造方法，还包括在半导体衬底表面注入第一掺杂剂，以形成所述半导体层，或者在半导体衬底上生长第一掺杂类型的外延层作为所述半导体层。
[0028]由上可见，在本发明提供的制造沟槽隔离式的半导体结构的方法中，在制作用于隔离的沟槽之前，先在半导体层的有源区内形成有源器件，然后再在半导体层的隔离区形成沟槽，最后在形成保护有源器件的层间介质层时，使层间介质层填充沟槽，以与沟槽一块形成沟槽隔结构，从而无需额外增加沟槽填充工艺，简化了所述半导体结构的制造流程，降低了制造成本。此外，有源制作有源器件在沟槽形成之前，还可减少制作有源器件的光刻工艺次数。
【附图说明】
[0029]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0030]图1为现有技术实现的一种沟槽隔离式半导体结构的结构图；
[0031]图2a_2d为根据本发明实施例的制造沟槽隔离式的半导体结构的方法的各阶段的截面图。
【具体实施方式】
[0032]以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0033]图2a_2d为根据本发明实施例的制造沟槽隔离式的半导体结构的方法的各阶段的截面图。
[0034]请参考图2d(本发明提供的半导体结构沿沟槽排列方向的截面图)所示，本发明提供的沟槽隔离式的半导体结构包括:第一掺杂类型的半导体层1，其具有交替排列的有源区A与隔离区B ;位于有源区A中的有源器件，其可包括位于有源区A中的体区2以及位于体区中的源区3 ;位于隔离区B中的沟槽4，即可通过沟槽2限定有源区A ;层间介质层5，至少覆盖于所述有源器件之上且填充所述沟槽4。
[0035]本发明提供的半导体结构还可进一步包括位于所述层间介质层5之上的金属互连层7，金属互连层7通过贯穿层间介质层的金属插塞6与有源区的有源器件相连。有源区的有源器件诸如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等等。在本申请实施例中，有源区的有源器件为M0SFET，其可包括位于有源区A中(如位于有源区的表面)的第二掺杂类型的体区2以及位于体区2 (如位于体区的表面)中的第一掺杂类型的源区3，则金属插塞6与源区3相接触，与金属插塞6相接触的金属互连层作为MOSFET的源电极。所述有源区A与隔离区B交替排列于半导体层I中，且沟槽4形成于隔离区B中，则可通过沟槽4所限定的有源区B所在的位置，即位于沟槽之间的区域为一个有源区A。位于有源区A的MOSFET还包括漏区与栅区(图中未画出)，栅区通常包括栅介质层以及位于栅介质层上的栅极。若MOSFET为横向M0S，则体区2中(如体区的表面)还包括第一掺杂类型的漏区，漏区与源区之间为栅区；若该MOSFET为纵向M0S，则所述第一掺杂类型的半导体层下方(沟槽4由半导体层I的上方向下方延伸，则下方是指沟槽延伸的方向)还包括第一掺杂类型的漏区，栅区则位于所述第一掺杂类型的源区3之间。第一掺杂类型的半导体层I为半导体衬底(如第一掺杂类型的硅衬底)或为位于半导体衬底上的外延层。若第一掺杂类型的半导体层I为半导体衬底时，该半导体衬底中还包括第一掺杂类型的阱区，该阱区包括有源区与隔离区，沟槽4以及有源器件可均位于该阱区之中。
[0036]在本发明提供的半导体结构中，层间介质层5通常为绝缘性较好的材料形成，其位于包含有源器件的有源区之上，且填充沟槽4，可在保护有源器件不被污染的同时，还能与沟槽4 一块形成沟槽隔离结构。为了使沟槽4完全被层间介质层5填充满，以保障隔离效果，层间介质层5的厚度通常要不小于沟槽宽度的二分之一。
[0037]由上可见，在本发明提供的沟槽式隔离式半导体结构中，层间介质层在覆盖有源区的有源器件之上的同时，还填充于用于隔离的沟槽之中，既能保护有源器件不被污染，又能与沟槽一块形成隔离区，因此无需而外的再在沟槽中添加其它填充材料来形成沟槽隔离区，可简化所述半导体结构形成的工艺步骤，降低生产成本。
[0038]据本发明实施例的制造沟槽隔离式的半导体结构的方法主要包括下述工艺过程。
[0039]参考图2a，首先，提供具有交替排列的有源区A和隔离区B的第一掺杂类型的半导体层1，然后在有源区A内制作有源器件。。
[0040]在有源区A内制作的源器件诸如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)等等。在本申请实施例中，在有源区制作的有源器件为M0SFET，其制作过程可包括在有源区A的表面注入第二掺杂剂，以在所述有源区内形成第二掺杂类型的体区2，即体区2形成于半导体层I的表面，再在体区2的表面注入第一掺杂剂，以在体区2中形成第一掺杂类型的源区3。由于有源器件在沟槽4形成之前形成，隔离区域B在形成有源器件时可无需利用掩模保护，因为就算在隔离区内制作了有源器件，也会被后续的沟槽工艺给去除掉。因此，本发明可不使用掩模工艺，而在整个半导体层I的表面注入第二掺杂剂以形成体区2，然后再在体区2上形成源区3，如图2