半导体装置的制造方法

半导体装置的制造方法
【技术领域】
[0001]所公开的发明涉及一种利用半导体元件的半导体装置及该半导体装置的制造方法。
【背景技术】
[0002]利用半导体元件的存储装置可以粗分为两个类别:当电力供给停止时，所存储的数据消失的易失性存储装置，和即使没有电力供给也存储所存储的数据的非易失性存储装置。
[0003]易失性存储装置的典型例子是DRAM (Dynamic Random Access Memory:动态随机存取存储器)。DRAM以选择包含于存储元件的晶体管并将电荷存储在电容器中的方式存储数据。
[0004]根据上述原理，因为当从DRAM读出数据时电容器的电荷消失，所以每次读出数据时都需要进行另一写入操作。另外，因为包含于存储元件的晶体管存在泄漏电流，而当晶体管未被选择时电荷也流出或流入电容器，使得数据的存储时间较短。为此，需要按预定的间隔进行另一写入操作(刷新操作)，由此，难以充分降低耗电量。另外，因为当电力供给停止时所存储的数据消失，所以需要利用磁性材料或光学材料的其他存储装置以实现较长期间的存储数据。
[0005]易失性存储装置的另一例子是SRAM (Static Random Access Memory:静态随机存取存储器)。SRAM使用触发器等电路存储所存储的数据，从而不需要进行刷新操作。这意味着SRAM优越于DRAM。但是，因为SRAM使用触发器等电路，所以存储容量的单价变高。另夕卜，如DRAM那样，在当电力供给停止时SRAM中所存储的数据消失。
[0006]非易失性存储装置的典型例子是快闪存储器。快闪存储器在晶体管的栅电极与沟道形成区域之间包含浮动栅，在该浮动栅保持电荷而存储数据。因此，快闪存储器具有数据存储时间极长(几乎永久)、不需要进行易失性存储装置所需要的刷新操作的优点(例如，参照专利文献I)。
[0007]但是，由于在写入时流动的隧道电流会引起包含于存储元件的栅极绝缘层的退化，使得在预定次数的写入操作后存储元件停止其功能。为了缓和上述问题的负面影响，例如，使用使各存储元件的写入操作的次数均等的方法。但是，为了使用该方法，另外需要复杂的外围电路。另外，即使使用了上述方法，也不能解决使用寿命的根本问题。就是说，快闪存储器不合适于数据频繁重写的应用。
[0008]另外，为了在浮动栅保持电荷或者去除该电荷，需要高电压，还需要用于产生高电压的电路。再者，电荷的保持或去除需要较长时间，并且难以以更高速度进行写入和擦除。
[0009][参照]
[专利文献]
专利文献1:日本专利申请公开S57-105889号。

【发明内容】

[0010]鉴于上述问题，所公开的发明的一个实施方式的目的之一就是提供一种即使在数据存储期间中没有电力供给时也能够存储所存储的数据并且对写入次数也没有限制的新颖结构的半导体装置。
[0011]在所公开的发明中，使用高纯度化的氧化物半导体形成半导体装置。由于使用高纯度化的氧化物半导体形成的晶体管的泄漏电流非常小，所以可以长时间地存储数据。
[0012]所公开的发明的一个实施方式是一种半导体装置，该半导体装置包括:第一晶体管，该第一晶体管包括:使用氧化物半导体以外的半导体材料的第一沟道形成区域、以夹着第一沟道形成区域的方式设置的杂质区域、第一沟道形成区域上的第一栅极绝缘层、第一栅极绝缘层上的第一栅电极、以及与杂质区域电连接的第一源电极及第一漏电极；第二晶体管，该第二晶体管包括:第一晶体管上第二源电极及第二漏电极、与第二源电极及第二漏电极电连接并且使用氧化物半导体材料的第二沟道形成区域、第二沟道形成区域上的第二栅极绝缘层、以及第二栅极绝缘层上的第二栅电极；以及电容器。第二晶体管的第二源电极和第二漏电极中的一个与电容器的一个电极彼此电连接。
[0013]在上述结构中，电容器可以包含第二源电极或第二漏电极、第二栅极绝缘层及第二栅极绝缘层上的用于电容器的电极。
[0014]另外，上述半导体装置还可以包括:第三晶体管，该第三晶体管包括第一晶体管上的第三源电极及第三漏电极、与第三源电极及第三漏电极电连接并且使用氧化物半导体材料的第三沟道形成区域、第三沟道形成区域上的第三栅极绝缘层、以及第三栅极绝缘层上的第三栅电极；源极线；位线；字线；第一信号线以及第二信号线。第三栅电极与第二源电极和第二漏电极中的一个及电容器的一个电极彼此电连接，源极线与第三源电极可以彼此电连接，位线与第三漏电极可以彼此电连接，第一信号线与第二源电极和第二漏电极中的另一个可以彼此电连接，第二信号线与第二栅电极可以彼此电连接，并且字线与电容器的另一个电极可以彼此电连接。
[0015]另外，在上述结构中，逻辑电路(算术电路)或驱动电路可以包含第一晶体管。
[0016]注意，在本说明书等中，“上”或“下”等术语不必意味着部件放置在另一部件的“直接之上”或“直接之下”。例如，“栅极绝缘层上的栅电极”的表达不排除在栅极绝缘层和栅电极之间包含部件的情况。另外，“上”和“下”等术语只是为了便于描述而使用的，在没有特别的说明时，其可以包括部件的位置关系倒转的情况。
[0017]另外，在本说明书等中，“电极”或“线”等术语不限定部件的功能。例如，有时将“电极”用作“线”的一部分，反之亦然。再者，术语“电极”或“线”还包括以集成方式形成多个“电极”或“线”的情况。
[0018]“源极”和“漏极”的功能在使用极性相反的晶体管或电路操作的电流流动方向变化时，有时互相调换。因此，在本说明书等中，术语“源极”和“漏极”可以互相调换。
[0019]注意，在本说明书等中，术语“电连接”包括通过“具有任何电功能的对象”连接的情况。“具有任何电功能的对象”只要可以进行通过该对象连接的部件之间的电信号的传送和接收，就对其没有特别的限制。
[0020]“具有任何电功能的对象”的例子不仅包括电极和线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、以及具有各种功能的元件等。
[0021]在本发明的一个实施方式中，提供一种具有使用氧化物半导体以外的材料的晶体管及使用氧化物半导体的晶体管的分层结构的半导体装置。
[0022]因为使用氧化物半导体的晶体管的截止电流极小，所以通过使用该晶体管而可以在极长期间内存储所存储的数据。就是说，因为不再需要进行刷新操作，或者，可以将刷新操作的频率降低到极低，所以可以充分降低耗电量。另外，即使当电力供给停止时，也可以在较长期间内存储所存储的数据。
[0023]另外，在根据所公开的发明的一个实施方式的半导体装置中，数据的写入不需要高电压，而且也没有元件退化的问题。例如，不像现有的非易失性存储器的情况那样，不需要对浮动栅注入电子或从浮动栅抽出电子，所以不会发生栅极绝缘层的退化等的问题。就是说，根据本发明的半导体装置一个实施方式对写入次数没有限制，这是现有的非易失性存储器所存在的问题，所以可以显著提高其可靠性。再者，因为是根据晶体管的导通状态或截止状态而进行数据的写入，所以容易实现高速操作。另外，还有不需要用于擦除数据的操作的另一优点。
[0024]另外，由于包含氧化物半导体以外的材料的晶体管能够以非常高的速度操作，因此，通过利用该晶体管可以顺利地实现要求高速操作的各种电路(例如，逻辑电路或驱动电路)。
[0025]通过包含使用氧化物半导体以外的材料的晶体管和使用氧化物半导体的晶体管，可以实现具有新颖的特征的半导体装置。
【附图说明】
[0026]在附图中:
图1是半导体装置的示意图；
图2A和2B是半导体装置的截面图；
图3A和3B是半导体装置的截面图；
图4A至4C是半导体装置的截面图；
图5A1、5A2及5B是半导体装置的电路图；
图6A至6E是有关半导体装置的制造工序的截面图；
图7A至7E是有关半导体装置的制造工序的截面图；
图8A至SE是有关半导体装置的制造工序的截面图；
图9A至9E是有关半导体装置的制造工序的截面图；
图1OA至1H是有关半导体装置的制造工序的截面图；
图1lA至IlH是有关SOI衬底的制造工序的截面图；
图12A至12H是有关半导体装置的制造工序的截面图；
图13A和13B是半导体装置的电路图；
图14A至14C是半导体装置的电路图；
图15A和15B是半导体装置的电路图；
图16A至16F是每个图示包含半导体装置的电子设备的图；
图17是示出存储器窗口宽度(memory window width)的调查结果的图。
【具体实施方式】
[0027]下面，参照附图将对本发明的实施方式的例子进行描述。注意，本发明不局限于下面的描述，并且所属技术领域的普通技术人员可以很容易地理解本文公开的方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以以各种各样的方式修改。因此，本发明不应该被解释为仅限定在本文所包含的实施方式的内容。
[0028]注意，附图等所不的每个结构的位置、大小、范围等为了容易理解而有时不精确表示。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。
[0029]另外，本说明书等中的“第一”、“第二”、“第三”等的序数词是为了避免部件之间的混淆而使用的，该术语不是用于在数目方面上限制部件。
[0030]实施方式I
在本实施方式中，参照图1、图2A和2B、图3A和3B、图4A至4C、以及图5A1、5A2和5B将对根据所公开的发明的一个实施方式的半导体装置的结构及制造方法进行描述。注意，在一些电路图中，为了表示使用氧化物半导体的晶体管，有时在晶体管旁写上“OS”。
[0031]〈半导体装置的结构的概略〉
图1是图示半导体装置的结构的例子的示意图。根据所公开的发明的一个实施方式的半导体装置典型地是在上部包含存储电路且在下部包含需要高速操作的逻辑电路(算术电路)和驱动电路的分层结构的半导体装置。
[0032]图1所示的半导体装置是在上部包含存储单元阵列10，在下部包含包含于驱动电路的列解码器20、行解码器30、1控制器40、1缓冲器50、命令缓冲器60、地址缓冲器70、控制器80等的半导体装置(存储装置)。在下部中，还可以包含CPU等算术电路。注意，虽然在这里作为半导体装置的一个例子图示存储装置，但是所公开的发明的一个实施方式不局限于此。
[0033]<半导体装置的截面结构>
图2A和2B是每个图示半导体装置的具体结构的例子的截面图。图2A和图2B分别是有关第一例的半导体装置的截面图和有关第二例的半导体装置的截面图。图2A和2B所示的半导体装置每个在下部包含使用氧化物半导体以外的材料的晶体管(晶体管170或晶体管570)，并且在上部包含每个使用氧化物半导体的晶体管162以及电容器164。使用氧化物半导体以外的材料的晶体管易于高速操作，并且用于逻辑电路(也称为算术电路)等。另一方面，使用氧化物半导体的晶体管用于利用该晶体管的特性的存储电路等。
[0034]另外，虽然这里所有晶体管都描述为η沟道型晶体管，但是当然也可以使用P沟道型晶体管。另外，所公开的发明的技术本质在于:为了存储数据，将氧化物半导体用于晶体管162，所以，半导体装置的具体结构不必局限于这里所述的结构。
[0035]图2Α中所示的晶体管170包括:设置在含有半导体材料(例如，硅等)的衬底100中的沟道形成区域116 ;以夹着沟道形成区域116的方式设置的杂质区域114及高浓度杂质区域120(将它们总称为杂质区域)；设置在沟道形成区域116上的栅极绝缘层108 ;设置在栅极绝缘层108上的栅电极110 ;以及与杂质区域电连接的源电极或漏电极130a及源电极或漏电极130b。
[0036]在栅电极110的侧面上设置有侧壁绝缘层118。另外，在衬底100的从垂直于衬底100的表面的方向观看时不与侧壁绝缘层118重叠的区域中，设置高浓度杂质区域120。接触于高浓度杂质区域120放置金属化合物区域124。在衬底100上以围绕晶体管170的方式设置有元件分离绝缘层106。以覆盖晶体管170的方式设置有层间绝缘层126及层间绝缘层128。源电极或漏电极130a及源电极或漏电极130b通过形成在层间绝缘层126及层间绝缘层128中的开口电连接到金属化合物区域124。也就是说，源电极或漏电极130a及源电极或漏电极130b通过金属化合物区域124电连接到高浓度杂质区域120及杂质区域114。注意，有时为了实现晶体管170的集成化等而不设置侧壁绝缘层118。
[0037]图2B中所示的晶体管570包括:设置在含有氮的层502及氧化膜512上的含有半导体材料(例如硅等)的层中的沟道形成区域534 ;以夹着沟道形成区域534的方式设置的低浓度杂质区域532及高浓度杂质区域530 (可以将这些区域简单地总称为杂质区域)；设置在沟道形成区域534上的栅极绝缘层522a ;设置在栅极绝缘层522a上的栅电极524 ；以及电连接到杂质区域的源电极或漏电极540a及源电极或漏电极540b。
[0038]在栅电极524的侧面上设置有侧壁绝缘层528。在基底衬底500的从垂直于基底衬底500的表面的方向观看时不重叠于侧壁绝缘层528的区域中设置有高浓度杂质区域530。以覆盖晶体管570的方式设置有层间绝缘层536及层间绝缘层538。源电极或漏电极540a及源电极或漏电极540b的每个通过形成在层间绝缘层536及层间绝缘层538中的开口电连接到高浓度杂质区域530。注意，有时为了实现晶体管570的集成化等而不设置侧壁绝缘层528。
[0039]图2A及图2B的每个中的晶体管162包括:设置在绝缘层138上的源电极或漏电极142a以及源电极或漏电极142b ;与源电极或漏电极142a以及源电极或漏电极142b电连接的氧化物半导体层144 ;覆盖源电极或漏电极142a、源电极或漏电极142b和氧化物半导体层144的栅极绝缘层146 ;在栅极绝缘层146上设置为重叠于氧化物半导体层144的栅电极148a。
[0040]在此，氧化物半导体层144优选通过充分地去除氢等的杂质或者向其供给充分的量的氧而高纯度化。具体地说，例如氧化物半导体层144的氧浓度为5X1019atoms/cm3以下，优选为5X 1018atoms/cm3以下，更优选为5X 10 17atoms/cm3以下。另外，上述氧化物半导体层144中的氢浓度是通过二次离子质谱分析技术(SIMS:Secondary 1n MassSpectrometry)来测量的。在其中的氢浓度被充分降低而高纯度化，并其中通过供给充分量的氧来降低起因于氧缺乏的能隙中的缺陷能级的氧化物半导体层144中，载流子浓度为低于I X 11Vcm3，优选为低于I XlO1Vcm3,更优选为低于1.45 X 11Vcm30例如，室温下的截止电流密度(将截止电流除以晶体管的沟道宽度所得的值)为ΙΟζΑ/μπι至10zA/μ m(lzA(zeptoampere)等于IXl(T21A)左右。如此，通过使用被作成i型化(本征化)或实质上被i型化的氧化物半导体，可以得到截止电流特性极为优良的晶体管162。
[0041]注意，由于在图2A和2B中的晶体管162中，不将氧化物半导体层144图案化为具有岛状，因此可以防止用于图案化的蚀刻导致的氧化物半导体层144的污染。
[0042]电容器164包括源电极或漏电极142a、氧化物半导体层144、栅极绝缘层146和电极148b。换言之,源电极或漏电极142a用作电容器164的一个电极，电极148b用作电容器164的另一个电极。
[0043]注意，在图2A和2B所示的电容器164中，通过层叠氧化物半导体层144和栅极绝缘层146，可以充分确保源电极或漏电极142a和电极148b之间的绝缘性。
[0044]注意，在晶体管162和电容器164中，优选将源电极或漏电极142a、源电极或漏电极142b的端部形成为锥形形状。在此，将锥形角例如设定为30度以上且60度以下。注意，“锥形角”是指当从垂直于截面(与衬底的表面垂直的面)的方向观察具有锥形形状的层(例如，源电极或漏电极142a)时该层的侧面和底面所形成的倾斜角。当源电极或漏电极142a和源电极或漏电极142b的端部为锥形形状时，可以提高氧化物半导体层144的覆盖性并可以防止断裂。
[0045]另外，在晶体管162和电容器164上设置有层间绝缘层150，在层间绝缘层150上设置有层间绝缘层152。
[0046]<半导体装置的变形例>
图3A和3B是图示半导体装置的结构的变形例的截面图。图3A和图3B分别图示有关第一例的半导体装置的截面图和有关第二例的半导体装置的截面图。注意，图3A和3B所示的每个半导体装置都对应于图2A所示的结构的变形例。
[0047]图3A所示的半导体装置与图2A所示的半导体装置的不同之处在于在层间绝缘层128与绝缘层138之间前者包含绝缘层132及绝缘层134。这里，绝缘层132使用添加有氢的氮化硅，并且绝缘层134使用不添加氧的氮化硅。另外，绝缘层138优选使用氧化硅形成。
[0048]通过采用包含由添加有氢的氮化硅形成的绝缘层132作为下层，由不添加氢的氮化硅形成的绝缘层134作为上层的上述结构，可以对晶体管170的沟道形成区域116的材料(例如硅)供给氢，从而能够提高晶体管170的特性并可以防止氢进入氧化物半导体层144，其中氢是导致使用氧化物半导体的晶体管162特性恶化的原因。注意，使用添加有氢的氮化硅形成的绝缘层132可以利用等离子体CVD法等形成。另外，使用不添加氢的氮化硅形成的绝缘层134可以利用溅射法等形成。在利用溅射法的情况下，例如，可以使用氮气氛或氮和氩的混合气氛作为沉积气氛，并使用不含有氢的硅作为溅射靶材。
[0049]图3B所示的半导体装置与图2A所示的半导体装置的不同之处在于前者在层间绝缘层128与绝缘层138之间具有绝缘层134。这里，绝缘层134使用不添加氢的氮化硅形成。层间绝缘层126使用添加有氢的氮化硅形成。层间绝缘层128及绝缘层138优选使用氧化硅形成。
[0050]通过采用包含使用添加有氢的氮化硅形成的层间绝缘层126以及使用不添加氢的氮化硅形成的绝缘层134的上述结构，可以对晶体管170的沟道形成区域116的材料(例如硅)供给氢，从而提高晶体管170的特性并防止氢进入氧化物半导体层144，其中氢是导致使用氧化物半导体的晶体管162特性恶化的原因。注意，使用添加有氢的氮化硅形成的层间绝缘层126可以利用等离子体CVD法等形成。使用不添加氢的氮化硅形成的绝缘层134可以利用溅射法等形成。在利用溅射法的情况下，例如，可以使用氮气氛或氮和氩的混合气氛作为沉积气氛，并使用不含有氢的硅作为溅射靶材。
[0051]<上部的晶体管及电容器的变形例>
接着，在图4A、图4B和图4C图示图2A和2B所示的上部中的晶体管162及电容器164的变形例。
[0052]图4A所示的晶体管和电容器是图2A和2B所示的半导体装置的上部中的晶体管和电容器的变形例。
[0053]图4A所示的结构和图2A和2B所示的结构的不同之处在于前者包含形成为具有岛状的氧化物半导体层。换言之，在图2A和2B所示的结构中，氧化物半导体层144覆盖绝缘层138、源电极或漏电极142a以及源电极或漏电极142b的整体；另一方面，在图4A所示的结构中，岛状的氧化物半导体层144覆盖绝缘层138、源电极或漏电极142a以及源电极或漏电极142b的一部分。在此，优选将岛状的氧化物半导体层144的端部形成为锥形形状。优选锥形角例如为30度以上且60度以下。
[0054]另外，在电容器164中，通过层叠氧化物半导体层144和栅极绝缘层146，可以充分确保源电极或漏电极142a和电极148b之间的绝缘性。
[0055]图4B所示的晶体管和电容器是图2A和2B所示的半导体装置的上部中的晶体管和电容器的其他变形例子。
[0056]图4B所示的结构和图2A和2B所示的结构的不同之处在于，前者包含形成在源电极或漏电极142a和源电极或漏电极142b上的绝缘层143。另外，氧化物半导体层144形成为覆盖绝缘层143、源电极或漏电极142a以及源电极或漏电极142b。另外，在图4B所示的结构中，氧化物半导体层144设置为通过形成于绝缘层143中的开口与源电极或漏电极142a接触。
[0057]当设置有绝缘层143时，降低形成在栅电极与源电极之间或栅电极与漏电极之间的电容，而可以实现晶体管的操作的高速化。
[0058]图4C所示的晶体管和电容器与图4A及图4B所示的晶体管和电容器部分不同。
[0059]图4C所示的结构与图4A所示的结构的不同之处在于:前者包含形成在源电极或漏电极142a和源电极或漏电极142b上的绝缘层143。另外，氧化物半导体