半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置的制造方法，特别地，能够适合用于混装有非易失性存储器和通常的 MISFET (Metal Insulator Semiconductor Field Effect Transistor:金属绝缘体半导体场效应晶体管)的半导体装置。
【背景技术】
[0002]在逻辑电路、存储器电路、模拟电路等中混装有非易失性存储器的半导体集成电路(LS1:Large Scale Integrated circuit:大规模集成电路)正在普及。在逻辑电路等中，在MISFET之中也多使用在栅极绝缘膜具备氧化硅(S12)膜的MOSFET (Metal OxideSemiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)。另一方面，在非易失性存储器中有利用在栅极绝缘膜具备电荷积蓄膜的FET的非易失性存储器。在电荷积蓄膜中存在陷阱能级，通过载流子被该陷阱能级捕获(积蓄)，从而FET的阈值电压发生变化，利用这样的现象来存储信息。即使向电路的电源供给被停止，被陷阱能级捕获的载流子也会被保持，因此，作为非易失性存储器来发挥作用。作为电荷积蓄膜，多使用氮化硅(Si3N4)膜，由在栅极电极与沟道之间被势皇膜夹持的3层构造形成。作为势皇膜，多使用氧化娃(S12)膜，上述3层构造的膜被称为0N0 (Oxide/Nitride/Oxide)膜。这样的FET由于其构造而被称为 M0N0S (Metal/0xide/Nitride/0xide/Semiconductor)型 FET。在混装有非易失性存储器的LSI的制造方法中，需要将通常的FET的栅极绝缘膜和0N0膜形成在同一半导体衬底上，提出了各种技术。
[0003]在专利文献I中，公开了将MOSFET和M0N0S型FET形成在同一半导体衬底上的技术。在实施方式I和2中，公开了如下制造方法，即，先在半导体衬底上的整个面形成0N0膜和形成M0N0S型FET的栅极电极的多晶硅膜，之后对形成MOSFET的区域进行开口，然后形成MOSFET的栅极氧化膜和多晶硅膜。在实施方式3和4中，公开了如下制造方法，即，反过来先在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜，之后形成0N0膜和形成M0N0S型FET的栅极电极的多晶硅膜。
[0004]现有技术文献专利文献
专利文献1:日本特开2012 - 216857号公报。
[0005]发明要解决的课题
本发明者对专利文献I进行研宄的结果是，知晓存在以下那样的新的课题。
[0006]在专利文献I的实施方式3和4所记载的制造方法中，如该文献的图22所示，在形成M0N0S型FET的栅极电极的多晶硅膜上形成帽式绝缘膜32，之后，对M0N0S型FET的栅极电极进行构图(图23)，进而，对MOSFET的栅极电极进行构图(在实施方式3中图24、在实施方式4中图25)。虽然在该文献中未进行说明，但是，进行如下的光刻工序:用抗蚀剂覆盖图23的状态的半导体衬底的整个面，留下M0N0S型FET的区域和MOSFET的形成栅极电极的区域来进行开口。此时，抗蚀剂被以大致均等的膜厚进行涂敷，但是，在M0N0S型FET的区域中已经对栅极电极进行了构图，因此，为了填补其凹凸，使栅极电极上的抗蚀剂的膜厚比其它区域薄。因此，在除了栅极电极部分以外除去形成MOSFET的栅极电极的多晶硅膜的蚀刻工序中，抗蚀剂膜也被同时蚀刻，因此，MONOS型FET的栅极电极上的从一开始就形成得比其它区域薄的抗蚀剂膜消失，MONOS型FET的栅极电极露出，有可能受到蚀刻的损伤。
【发明内容】
[0007]本发明的目的在于，在为了将MOSFET和非易失性存储器用FET (MONOS型FET)形成在同一半导体衬底上而依次进行MOSFET的栅极电极膜的形成、非易失性存储器用FET的栅极电极膜的形成、非易失性存储器用FET的栅极电极的构图、MOSFET的栅极电极的构图的制造方法中，能够抑制对MOSFET的栅极电极进行构图的蚀刻工序中的对非易失性存储器用FET的栅极电极的蚀刻损伤。
[0008]以下对用于解决这样的课题的方案进行说明，根据本说明书的记述和附图，其它课题和新的特征变得清楚。
[0009]用于解决课题的方案根据一个实施方式，如下所述。
[0010]S卩，一种半导体装置的制造方法，所述半导体装置包括非易失性存储器用FET和M0SFET，所述半导体装置的制造方法如以下那样构成。对MOSFET的栅极电极膜进行成膜，对形成非易失性存储器用FET的区域进行开口，对非易失性存储器用FET的栅极电极进行构图，之后，对MOSFET的栅极电极进行构图。此时，以使先形成的非易失性存储器用FET的栅极电极上的抗蚀剂膜厚成为不会由于用于形成MOSFET的栅极电极的蚀刻而消失的膜厚的方式，规定将非易失性存储器用FET的栅极电极的宽度设为L、将间隔设为S、将高度设为H时的S/L与H/L的积的值。
[0011]发明效果
对通过上述一个实施方式而得到的效果简单地说明如下。
[0012]S卩，在为了将MOSFET和非易失性存储器用FET (MONOS型FET)形成在同一半导体衬底上而依次进行MOSFET的栅极电极膜的形成、非易失性存储器用FET的栅极电极膜的形成、非易失性存储器用FET的栅极电极的构图、MOSFET的栅极电极的构图的制造方法中，能够抑制对MOSFET的栅极电极进行构图的蚀刻工序中的对非易失性存储器用FET的栅极电极的蚀刻损伤。
【附图说明】
[0013]图1是实施方式I的制造方法的中途(N型阱11、P型阱12?14、P型沟道16、高耐压(HV) MOSFET用LDD19_1形成工序之后)的半导体装置I的示意性剖面图。
[0014]图2是实施方式I的制造方法的中途(栅极绝缘膜24?26形成工序之后)的半导体装置I的示意性剖面图。
[0015]图3是实施方式I的制造方法的中途(第一栅极电极膜31的成膜工序之后)的半导体装置I的示意性剖面图。
[0016]图4是实施方式I的制造方法的中途(CMP (Chemical Mechanical PolishJt学机械抛光)阻挡膜(stopper film) 29形成工序和用于形成元件分离区域30的光刻(lithography)工序之后)的半导体装置I的示意性剖面图。
[0017]图5是实施方式I的制造方法的中途(元件分离区域30形成工序之后)的半导体装置I的示意性剖面图。
[0018]图6是实施方式I的制造方法的中途(第二栅极电极膜32的成膜工序之后)的半导体装置I的示意性剖面图。
[0019]图7是实施方式I的制造方法的中途(防氧化膜34的成膜工序之后)的半导体装置I的示意性剖面图。
[0020]图8是实施方式I的制造方法的中途(对非易失性存储器区域进行开口的光刻工序之后)的半导体装置I的示意性剖面图。
[0021]图9是实施方式I的制造方法的中途(M0N0S型FET54用阱15形成工序之后)的半导体装置I的示意性剖面图。
[0022]图10是实施方式I的制造方法的中途(用于形成MONOS型FET54用沟道17的沟道离子注入工序之后)的半导体装置I的示意性剖面图。
[0023]图11是实施方式I的制造方法的中途(对MONOS型FET54用的电荷积蓄3层膜20(势皇膜21/电荷积蓄膜22/势皇膜23)进行成膜的工序之后)的半导体装置I的示意性剖面图。
[0024]图12是实施方式I的制造方法的中途(第三栅极电极膜33的成膜工序之后)的半导体装置I的示意性剖面图。
[0025]图13是实施方式I的制造方法的中途(氧化硅膜35的成膜工序之后)的半导体装置I的示意性剖面图。
[0026]图14是实施方式I的制造方法的中途(用于对MONOS型FET54用的栅极电极64进行构图的光刻工序之后)的半导体装置I的示意性剖面图。
[0027]图15是实施方式I的制造方法的中途(用于对MONOS型FET54用的栅极电极64进行构图的第三栅极电极层33的蚀刻工序之后)的半导体装置I的示意性剖面图。
[0028]图16是实施方式I的制造方法的中途(用于对MONOS型FET54用的栅极电极64进行构图的电荷积蓄3层膜20和防氧化膜34的蚀刻工序之后)的半导体装置I的示意性剖面图。
[0029]图17是实施方式I的制造方法的中途(M0N0S型FET54用的低浓度扩散层19_4形成工序之后)的半导体装置I的示意性剖面图。
[0030]图18是实施方式I的制造方法的中途(用于对MOSFET用的栅极电极61?63进行构图的光刻工序之后)的半导体装置I的示意性剖面图。
[0031]图19是实施方式I的制造方法的中途(形成MOSFET用的栅极电极61?63的蚀刻工序和低浓度扩散层19_1?19_3形成工序之后)的半导体装置I的示意性剖面图。
[0032]图20是实施方式I的制造方法的中途(栅极侧壁绝缘膜(侧壁)65_1?65_4形成工序和源极/漏极区域18_1?18_4形成工序之后)的半导体装置I的示意性剖面图。
[0033]图21是从上表面观察MONOS型FET54的示意性布局模式图。
[0034]图22是用于说明MONOS型FET54的沟道离子注入工序的半导体装置I的示意性剖面图(图21的X-X剖面)。
[0035]图23是用于说明对MONOS型FET54的沟道区域进行的来自一方的倾斜离子注入工序的半导体装置I的示意性剖面图(图21的X - X剖面)。
[0036]图24是用于说明对MONOS型FET54的沟道区域进行的来自另一方的倾斜离子注入工序的半导体装置I的示意性剖面图(图21的X - X剖面)。
[0037]图25是表示具有Kink (翘曲)特性的MONOS型FET54的电特性的说明图。
[0038]图26是表示MONOS型FET54的正常的电特性的说明图。
[0039]图27是示出制造方法的中途(用于对MOSFET用的栅极电极61?63进行构图的光刻工序之后)的MONOS型FET54的多个栅极电极的构造的半导体装置I的示意性剖面图。
[0040]图28是示出关于MONOS型FET54的栅极电极的间隔/宽度(Space/Line)比与栅极电极上的抗蚀剂膜厚的关系的实验结果的图表。
[0041]图29是示出关于MONOS型FET54的栅极电极的高度/宽度(Height/Line)比与栅极电极上的抗蚀剂膜厚的关系的实验结果的图表。
[0042]图30是示出关于MONOS型FET54的栅极电极的间隔/宽度X高度/宽度(S/LXH/L)的值与栅极电极上的抗蚀剂膜厚的关系的实验结果的图表。
【具体实施方式】
[0043]1.实施方式的概要
首先，对在本申请中公开的代表性的实施方式说明概要。在对代表性的实施方式的概要说明中标注括号来进行参照的附图中的参照附图标记只不过是对标注了该附图标记的结构要素的概念中所包括的结构要素的例示。
[0044]〔 I〕<防止对非易失性存储器用FET的栅极电极的蚀刻损伤>
一种半导体装置的制造方法，所述半导体装置(I)包括非易失性存储器用FET (54)和MOSFET (51?53)，其中，所述半导体装置的制造方法包括以下的工序:
(e)在半导体衬底(10)的整个面对第一栅极电极膜(31)进行成膜的工序；
(i )在所述工序(e )之后，对形成所述非易失性存储器用FET的区域(44)进行开口，使所述半导体衬底的半导体表面