沟槽210—样，图2Β所示的沟槽210可形成如参考上面在本文的图3和4解释的闭合回路。
[0036]参考图1C，在形成沟槽210之后，在第二表面102和沟槽210之间的半导体材料被移除，以便使沟槽210所包围的半导体区400与半导体主体100的其它区分离。参考图1C解释的方法中的任一个可用于移除半导体材料。
[0037]下面参考图5A-5G和6A-6G解释了用于形成沟槽210的方法的两个不同的实施方式。这些附图中的每个示出在单独的方法步骤期间(之后)的半导体主体100的垂直横截面视图。
[0038]图5Α示出在形成沟槽210之前的半导体主体100。参考图5B-5C，该方法包括通过形成多个子沟槽(孔穴)200-203来形成沟槽210 (见图)，每个子沟槽具有比最后的沟槽210的深度低的沟槽深度。形成这些子沟槽中的每个可包括DRIE (深反应离子蚀刻)方法。DRIE工艺是可用于在晶片或衬底中产生深穿透、具有陡的侧面的孔和沟槽(一般具有高的高宽比)的蚀刻工艺。存在两种主要的DRIE工艺，即，冷冻过程和Bosch工艺。
[0039]公知的是，Bosch工艺包括一序列蚀刻步骤，每个蚀刻步骤包括两个工艺阶段，即，第一阶段，其中执行实质上各向同性等离子体蚀刻工艺以便形成沟槽(孔穴)；和第二阶段，其中将钝化层沉积在沟槽的底部和侧壁上。在后面是第二阶段的每个第一阶段中，在沟槽的底部上的钝化层比在侧壁上的钝化层更快地被移除，使得主要在沟槽的底部处的半导体材料被蚀刻。为了蚀刻硅(Si)，六氟化硫(SF6)可用作在第一阶段中的蚀刻剂，且八氟环丁烷(C4F8)源气体可用于在第二阶段中形成钝化层。
[0040]为了解释的目的，假设Bosch工艺用于形成包括多个子沟槽200-203的沟槽210。参考图5B，第一子沟槽200在工艺的一个第一阶段中在第一表面101中形成。借助于等离子体蚀刻工艺的各向同性性质，子沟槽200可具有实质上椭圆形的横截面。蚀刻工艺包括在第一表面101上形成蚀刻掩模110 (在图5B中以虚线示出)，其中未被蚀刻掩模110覆盖的第一表面101的那些部分被蚀刻。在第一阶段之后，子沟槽200的表面(底部和侧壁)被钝化。然而，在图5B中未示出钝化层。
[0041]参考图5C，形成第二子沟槽201，其从第一子沟槽的底部实质上延伸到半导体主体100内。这是因为等离子体蚀刻工艺也蚀刻钝化层，并比在侧壁上更快地蚀刻在水平表面上，即，在第一子沟槽200的底部上的钝化层。第二子沟槽201像第一子沟槽201 —样具有实质上椭圆形的横截面。在形成第二子沟槽201之后，第二子沟槽201的(和第一子沟槽200的)表面被钝化。
[0042]用于蚀刻一个子沟槽(例如图5C所示的子沟槽200、201)的每个等离子体蚀刻过程可能花费几秒。根据一个实施方式，蚀刻过程的持续时间从一个蚀刻过程到随后的蚀刻过程增加，使得每个子沟槽变得比以前形成的子沟槽更深和更宽。图示出在四个蚀刻过程之后的半导体主体100，使得四个子沟槽200-203形成。然而，随后的蚀刻过程的数量和因此子沟槽的数量可改变且不限于四。
[0043]参考图K)，由子沟槽200-203形成的沟槽210朝着其底部变宽。也就是说，沟槽210具有实质上斜切的侧壁。这是凭借每个子沟槽201-203比以前形成的子沟槽(或多个)宽。
[0044]在形成单独的子沟槽200-203之后，沟槽210的侧壁可具有不均匀(粗糙)的表面。因此，根据一个实施方式，侧壁被平面化。这可包括在可以是大气的或更低的压力下在大于大约1000°C的温度下在纯氢气氛中使半导体主体100回火。代替纯氢气氛，可使用包括氢和惰性气体的气体混合物的气氛。在这个过程中，沿着侧壁的硅重新布置，使得侧壁得到平滑的表面。参考图5E，执行这样的回火步骤导致沟槽210具有平滑的第一和第二侧壁103P1032o
[0045]回火步骤也可包括或可跟随有在侧壁上形成钝化层。这样的钝化层可例如包括在低压化学气相沉积(LPCVD)过程中沉积的热生长的二氧化硅(S12)或氮化硅(Si3N4)。在回火步骤期间或之后不久，可在相对高的温度下执行形成钝化层。这导致例如较高的击穿场强、改进的边界表面和半导体材料的提高的介电特性。
[0046]参考图5F，在移除第二表面102和沟槽210之间的半导体材料之前，半导体主体100可放置在面向第一表面101的载体300上。这可使操纵管芯400容易，通过移除第二表面102和沟槽210之间的半导体材料来得到管芯400。参考上面的解释，沟槽210可形成闭合回路。虽然图5B-5E只示出环形沟槽的一部分的横截面，图5F示出环形沟槽的横截面。根据一个实施方式，多个环形沟槽在半导体主体100中形成，以便得到多个管芯400。在这种情况下，图5F只示出半导体主体100的一部分。
[0047]参考图5G，移除在第二表面102和沟槽210之间的半导体材料。这可包括前面提到的方法之一。在移除第二表面102和沟槽210之间的半导体材料之后，管芯400仍然安装到载体300。假如在半导体主体100中形成几个沟槽，则移除第二表面102和沟槽210之间的半导体材料引起个体管芯400的分割，其中每个管芯由一个环形沟槽限定。根据一个实施方式，多个环形或正方形(有或没有圆拐角)的沟槽形成限定多个管芯的栅格状沟槽装置(是栅格状沟槽装置的部分)。
[0048]图6A-6G示出用于制造具有斜切侧壁的沟槽210的过程的另一实施方式。该过程基于所谓的Venezia工艺。图6A-6G每个示出在各个的方法步骤期间(之后)的半导体主体100的垂直横截面视图。
[0049]图6A示出在形成沟槽210之前的半导体主体100。图6B示出在形成多个沟槽231-234之后的半导体主体。这些沟槽231、232、233、234中的每个在实质上垂直的方向上从第一表面101延伸到半导体主体100中。单独的沟槽231-234可具有不同的沟槽深度，使得当在半导体主体100的水平方向上从该系列沟槽中的第一沟槽213继续前进到该系列沟槽中的最后沟槽234时，沟槽深度增加。也就是说，第二到最后的沟槽232-234中的每个可以比前面的沟槽深。也就是说，在图6B所示的实施方式中，具有在其左边的沟槽的每个沟槽(即，沟槽232-234)比在左边的这个沟槽更深。然而，也可能两个相邻的沟槽具有实质上相同的深度，但至少最后的沟槽234比第一沟槽231深。此外，沟槽231、232、233、234的宽度可从第一沟槽231到远处的沟槽增加(图6B)。这可允许在一个蚀刻过程中对各个沟槽231-234的蚀刻，因为所蚀刻的沟槽的深度取决于沟槽的宽度。也就是说，在预定义的蚀刻时间中，较宽的沟槽比较窄的沟槽被蚀刻得更深。
[0050]可使用常规蚀刻工艺使用蚀刻掩模(未示出)，例如各向异性蚀刻工艺来形成沟槽231-234。在图6B中，示出四个沟槽。然而，这仅仅是个例子。沟槽的数量可改变，且不限于四个。
[0051]参考图6C，孔穴220由该系列沟槽231-234形成。这可包括在相对高的温度例如高于1000°C的温度下在可以是大气的或更低的压力下在纯氢气氛中的回火过程。代替纯氢气氛，可使用包括氢和惰性气体的气体混合物的气氛。在这个过程中，在单独沟槽231-234之间的台面区被移除，且孔穴220形成。根据一个实施方式，沟槽231-234的宽度在10nm和5Mm之间，且在每两个沟槽之间的台面不比两个相邻沟槽(邻接台面区的两个沟槽)的平均宽度宽。根据另一实施方式，在两个沟槽之间的台面区小于这两个相邻沟槽的平均宽度的70%或小于其50%。孔穴具有相对于半导体主体100的垂直方向斜切的平滑的第一和第二侧壁。
[0052]回火步骤也可包括或跟随有在侧壁上形成钝化层。这样的钝化层可例如包括在低压化学气相沉积(LPCVD)过程中沉积的热生长的二氧化硅(S12)或氮化硅(Si3N4)。在回火步骤期间或之后不久，可在相对高的温度下执行形成钝化层。这导致例如较高的击穿场强、改进的边界表面和半导体材料的提高的介电特性。
[0053]参考图6D，形成从第一表面101延伸到孔穴以便形成沟槽210的开口 230。沟槽具有相对于半导体主体100的垂直方向斜切且可实质上平行的第一和第二侧壁103^104。参考图6D，沟槽210具有深度d和宽度W，深度d为在第一表面101和沟槽210中最远离第一表面的位置之间的距离。深度d取决于以前形成的最深沟槽的深度，其中深度d越深，最深的沟槽就越深。在图6B所示的实施方式中，沟槽234是最深的沟槽。沟槽210的宽度w取决于沟槽231-234的数量、这些沟槽231-234的宽度及其相互距离。当这些参数(数量、宽度、距离)之一增加时，宽度增加。可通过深度d和宽度w来调节侧壁103^103^^斜角。
[0054]替代地，为了产生开口 230以便打开孔穴220并从而形成沟槽210，可通过使用移除在第一表面101和孔穴220之间的半导体材料的磨损技术来打开孔穴220。适当的磨损方法是例如CMP (化学机械抛光)方法或蚀刻方法。
[0055]像前面提到的沟槽一样，图6D所示的沟槽210可形成闭合回路。虽然图6B-6D只示出环形沟槽的一部分的横截面，图6E示出限定管芯400的环形沟槽的横截面。根据一个实施方式，多个环形沟槽在半导体主体100中形成，以便得到多个管芯400。在这种情况下，图6E只示出半导体主体100的一部分。
[0056]在图6E所示的实施方式中，沟槽210的第一侧壁103JS定管芯400，通过在以后的步骤中移除在第二表面102和沟槽210之间的半导体材料来得到管芯400。在这个实施方式中，沟槽21