0的第一侧壁1S1被斜切，使得管芯朝着半导体100的第一表面101变窄。然而，这仅仅是个例子。参考图7，也可能斜切第一侧壁1S1，使得管芯400朝着第一表面101变宽。
[0057]管芯是否形成使得它朝着第二表面102变宽(如图7所示)或朝着第二表面102变窄(如图6E所示)取决于集成在管芯中的半导体器件的类型。这在下面被更详细解释。
[0058]参考图6E，可存在具有在两个相对的沟槽部分之间的实质上垂直的侧壁的半导体主体100的一部分。可通过在分开半导体主体之前平面化在第一表面的区中的半导体主体100来移除这个部分。替代地，将平面化技术，例如化学和/或机械抛光技术用于“打开”在第一表面的区中的孔穴220。在这种情况下，在第一表面101和孔穴220的上端之间的完整的半导体层被移除，使得防止具有实质上垂直的侧壁的该部分的形成。图6E所示的点线代表在这样的平面化过程之后的第一表面101。
[0059]参考图6F，在移除第二表面102和沟槽220之间的半导体材料之前，半导体主体100可安装到载体300，而载体面向第一表面101。这可使操纵管芯400容易，通过移除第二表面102和沟槽210之间的半导体材料来得到管芯400。然后移除在第二表面102和沟槽220之间的半导体材料，以便得到与半导体主体100的其余部分隔离的管芯400。移除半导体材料可包括前述方法之一。
[0060]在前述方法中，移除在第二表面102和至少一个沟槽210之间的半导体材料，使得在整个第二表面102之上，下至沟槽210处，移除半导体材料。也就是说，在第二表面和至少一个沟槽之间的半导体材料被移除。然而，这个移除过程是可选的。也可能通过常规切割技术例如锯切、激光切割、水切割(水射流切割)或沟槽蚀刻(特别是等离子体蚀刻)来分开半导体主体100。在这种情况下，锯切工具从第二表面102穿过半导体主体100切割到沟槽210的底部，或沟槽被从第二表面102蚀刻到沟槽210的底部。可选地，比在第二表面和沟槽210之间的层更薄的半导体层在切割过程之前被移除。
[0061]图8示出通过从第二表面102切割或蚀刻到沟槽210而得到的管芯的垂直横截面视图。这个管芯具有带有斜切侧壁的部分(其可以是由斜切沟槽210围绕的部分)和具有垂直侧壁的至少一个部分，即，在沟槽210和第二表面102之间的部分。
[0062]当孔穴220更远离第一表面101而形成时和/或当相对宽的开口 230形成时，也可使用图6A-6F所示的方法得到管芯400，在管芯400中只有边缘表面的一部分被斜切，同时另一部分实质上是垂直的。在图9中示出通过这个变型得到的管芯400 (在分割之前)。
[0063]在每个前述实施方式中，沟槽210在垂直方向上从第一表面101延伸到半导体主体100中。沟槽210的深度d (见例如图8)——其为在半导体主体100的垂直方向上的沟槽210的尺寸一一可取决于将集成在半导体主体100中的半导体器件的类型。半导体器件(特别是垂直半导体器件)包括半导体层和衬底，有源器件区集成在该半导体层中。例如，在MOSFET的情况下，有源区包括源极区、主体区、漂移区、漏极区。衬底可用作机械载体和/或作为用于在垂直方向上传送电流的导体。也就是说，在MOSFET的情况下，衬底可至少部分地形成漏极区。沟槽210的深度可以在有源器件区所集成于的层的厚度的50%和200%之间。
[0064]如果沟槽210的深度小于有源区所集成于的层的100%，可使用参考图8解释的技术之一来分离半导体主体100。在这种情况下，有源区所集成于的层延伸到管芯400中的具有实质上垂直的侧壁并被布置在沟槽210和第二表面102之间的该部分中。
[0065]已参考图5A-5G、6A-6F和7_9解释用于形成具有相对于半导体主体100的垂直方向斜切的侧壁103^1032的沟槽210的两种不同的方法。然而，这些方法仅仅是例子。任何其它适当的方法可用于形成具有斜切侧壁的沟槽210。
[0066]通过前述方法之一得到的具有斜切侧壁的管芯400可包括半导体器件(例如垂直功率半导体器件)的有源器件区。然而，在图1-9中未示出这些有源器件区。可在形成沟槽210之前，在形成沟槽210的方法步骤之间或在形成沟槽210之后并在使管芯400与半导体主体100的其它区分离之前，通过平面化和/或扩散工艺形成这些器件区。例如，功率半导体器件包括二极管、晶体管(例如MOSFET或IGBT)、晶闸管等。
[0067]在下文中参考图10来解释包括二极管(功率二极管)的有源器件区的管芯400。参考图10，管芯400具有第一表面106、与第一表面106相对的第二表面107和边缘表面105。边缘表面105相对于管芯400的垂直方向斜切，其中垂直方向垂直于第一和第二表面106、107。因此，边缘表面105相对于第一和第二表面106、107斜切。在图11所示的实施方式中，α 3表示在边缘表面105和第一表面103之间的角。这个角α 3对应于90°减去在边缘表面105和垂直方向之间的角。α3取决于第一沟槽侧壁103 ^勺斜角。也就是说，α 3 =90° _ a i，其中，参考图1B和2Β，a i是在第一侧壁103 jP垂直方向之间的角。可如本文解释的那样调节α”角％的一般值在例如40°和80°之间。然而其它值也是可能的。
[0068]参考图10，二极管包括第一传导类型(例如η型)的漂移区(基极区)111、与第一传导类型互补的第二传导类型(例如P型)的阳极区110。在本实施方式中，阳极区110布置在漂移区111和第二表面107之间并与漂移区111 一起形成ρη结。二极管400还包括第一传导类型的且比漂移区111更高地掺杂的阴极区112。阴极区112布置在漂移区111和第一表面106之间。
[0069]阳极区113和阴极区112可在半导体器件400的制造过程期间的任何阶段形成。例如，这些区112、113可在沟槽210形成之前形成。然而这仅仅是个例子。这些区112、113也可在半导体器件400与半导体主体100隔离之后形成。可使用注入和扩散工艺中的至少一个来形成阳极区113和阴极区112。
[0070]管芯400在水平面中的形成取决于已在半导体主体100中形成的沟槽210的形式。例如，如果沟槽具有椭圆形(圆形)环的形式，则因而产生的半导体器件400具有实质上椭圆形(圆形)的几何结构。图11示出具有圆形形状的半导体器件400的顶视图。例如，如果沟槽具有矩形(正方形)环的形式，则因而产生的半导体器件400具有实质上矩形(正方形)的几何结构。图12示出具有正方形形状的半导体器件400的顶视图。根据一个实施方式，正方形状的半导体管芯400的拐角是圆的。
[0071]根据一个实施方式，管芯400的第二表面107对应于半导体主体100的第一表面101。在这种情况下，沟槽210形成，使得管芯400朝着第二表面102变窄，如图1C、2C、5G和7所示那样。根据另一实施方式，管芯400的第一表面106对应于半导体主体100的第一表面101。在这种情况下，沟槽210形成，使得管芯400朝着第二表面102变宽，如图6F所示那样。
[0072]图13示意性示出包括晶体管器件(例如MOSFET或IGBT)的有源区的管芯400的垂直横截面视图。参考图13，管芯400具有第一表面106、第二表面107和边缘表面105。像在图10所示的二极管中一样，边缘表面105相对于顶表面103斜切，其中(13表示在第一表面106和边缘表面105之间的角。半导体器件400包括第一传导类型(例如η型)的漂移区14和布置在漂移区14和第二表面107之间的漏极区15。漂移区14可邻接漏极区15，如图13所示。可选地，第一传导类型的且比漂移区14更高度掺杂的场停止区(未示出)可布置在漂移区14和漏极区15之间。晶体管器件可被实施为MOSFET或IGBT。在MOSFET中，漏极区15具有与漂移区14相同的传导类型(掺杂类型)，但是更高度掺杂的。在IGBT中，漏极区15具有与漂移区14的传导性掺杂互补的传导性类型(在IGBT中，漏极区可被称为发射极区或集电极区)。漏极区15可电连接到布置在半导体器件400的第二表面107上的漏极电极(未示出)。漏极电极可形成晶体管器件的漏极端子(在IGBT的情况下是集电极端子)或电连接到这样的漏极端子(未示出)。参考图13，晶体管器件还包括具有在第一表面106的区中的至少一个晶体管单元的单元区500。在图14中示意性示出单元区500的一个实施方式。图14中示出的部分仅示出两个晶体管单元。晶体管单元的总数可以是几万(105)、几十万(16)或甚至更多。
[0073]像在参考图10解释的实施方式中的一样，管芯400的第二表面107在从半导体主体100制造管芯400的过程中可对应于半导体主体100的第一表面101，或管芯400的第一表面106可对应于半导体主体100的第一表面101。
[0074]参考图14，每个晶体管单元包括与第一类型互补的第二传导类型(例如P型)的主体区13和第一传导类型的源极区11。主体区13将源极区11与漂移区14分离。源极区和主体区12、13电耦合到源极电极19，源极电极19形成源极端子S或耦合到源极端子S。可选地，源极电极19通过主体接触区13’连接到主体区13，主体接触区13’具有与主体区13相同的传导类型(例如P型)，但比主体区13更高度掺杂。
[0075]每个晶体管单元还包括相邻于主体区13并通过栅极电介质与主体区13电绝缘的栅极电极18。在图14所示的实施方式中，栅极电极是布置在从第一表面106延伸到半导体主体100中的沟槽中的沟槽电极。然而，这